在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2053|回复: 2

[原创] PCIe问题

[复制链接]
发表于 2012-8-13 10:02:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大侠,我现在在V5上实现PCIe接口的数据通信,现遇到几个问题求助:

1.生成核配置进去后插入机箱后无法识别,插入机箱后主机毫无反应,现在初步分析频率没有进去,请问UCF文件的写法,使用核自己生成的UCF文件是否可行?

2. core_clk和user_clk的区别?外部时钟是否直接接在GTP的时钟端口就好?

3. PCIe插槽上的ref_clk+ 和 ref_clk-这一对时钟信号是由计算机提供还是由PCIe板提供?
发表于 2012-8-13 11:31:48 | 显示全部楼层
位置约束当然和你的板子有关,按照原理图连把
 楼主| 发表于 2012-8-13 13:22:54 | 显示全部楼层
回复 2# littlecp3


    能加你QQ向你请教请教吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-12 22:52 , Processed in 0.025646 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表