在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2055|回复: 0

[求助] DFT-ATPG 怎么产生有don't care bits的test pattern?

[复制链接]
发表于 2012-8-10 11:26:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 HOLLYSMOKE 于 2012-8-10 19:11 编辑

我想对ISCAS‘89 benchmark产生含有x(don't care bit)的test pattern。我用Fastscan是不行的,因为根据它的Process Guide, Fastscan会自动compact test patterns. 我还试了ATALANTA, 它可以产生带x的pattern, 但是那是“ n test patterns for each fault (n>=1) ”,因此数量巨大!我该怎么样才能产生数量不大,但又含有x的pattern呢?
谢谢了!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-3 17:48 , Processed in 0.018352 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表