在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2417|回复: 6

[求助] PLL在外延片上流片导致异常

[复制链接]
发表于 2012-8-7 21:52:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
同样的设计和工艺,从单晶片换到了外延片,最高频率从500MHz以上,掉到了100多MHz,在低温和/或低压下更差,搞不清原因啊。
针对两批tapeout PCM的对比,mos本身的特性差别不大,主要是nwell resistance变化较大(PLL中的bias和loop filter采用了Rnw),增加了30%左右,但是从spice simulation看,即使增大Rnw至原来的3倍也不会造成如此大的变化。除了bias中还有diode connected mos外,PLL中不含有其它特殊器件了。
大牛们说说这是怎么回事。什么关键的地方被我忽略了?
发表于 2012-8-7 21:59:40 | 显示全部楼层
频率变化应该是VCO和参考频率的问题吧,与loop filter关系不大。
 楼主| 发表于 2012-8-7 22:07:13 | 显示全部楼层
回复 2# pirists


    谢谢你的回复
    两批电路测试条件都会一样的。我也怀疑是VCO或其控制电压有问题导致频率上不去,但是没有想明白外延片导致了哪些参数变化,进而导致VCO震不上去。
 楼主| 发表于 2012-8-7 22:41:04 | 显示全部楼层
对于这个问题大家提供点思路啊,说不定您的猜测能帮我定位问题呢
发表于 2012-8-8 01:53:03 | 显示全部楼层
VCONT会否先转换为控制电流,这里有没有用到电阻呢
发表于 2012-8-8 17:01:55 | 显示全部楼层
回复 1# qingjian


    你有没有看过mosfet在低压和低温下的特性变化。
    通常PCM只会给你idsat, vth。这些参数都是在正常电压下量测的。你可以请foundry帮你量一下低压的I/V
发表于 2012-11-16 15:56:45 | 显示全部楼层
使用外延片,衬底电阻变小,也就是说各个模块通过衬底的相互干扰会变大,有没有可能是相互干扰引起你的频率下降?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 12:27 , Processed in 0.022727 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表