关于写uart接收的问题

孫悟

想要请问个uart接收的问题

1. library ieee;
   
2. use ieee.std_logic_1164.all;
   
3. use ieee.std_logic_unsigned.all;
   
4. 
   
5. entity uart is
   
6. port(
   
7. 
   
8. clk_in_325hz : in std_logic;--153600hz由50MHZ分頻
   
9. 
   
10. rxd_in: in std_logic;
    
11. 
    
12. rxd_out:out std_logic_vector(7 downto 0)
    
13. );
    
14. end uart;
    
15. 
    
16. architecture a of uart is
    
17. type state is(idle,check,rec);
    
18. signal check_ck,rec_ck,rec_re,rec_cc,ok:std_logic;
    
19. signal check_re: std_logic_vector(1 downto 0):="00";
    
20. signal recv,recv_sig : std_logic_vector(8 downto 0):="000000000";
    
21. signal rxd_ck,rxd_ck_sig : std_logic_vector(3 downto 0):="0000";
    
22. signal sta : state;
    
23. begin
    
24. 
    
25. process(sta,rxd_in,check_re,rec_re)
    
26. begin
    
27. 
    
28. case sta is
    
29. 
    
30. when idle=>--等待初始位元
    
31. 
    
32. recv_sig<="000000000";
    
33. 
    
34. if rxd_in='0' then
    
35. 
    
36. sta<=check;
    
37. 
    
38. else
    
39. 
    
40. sta<=idle;
    
41. 
    
42. end if;
    
43. 
    
44. when check=>--確認初始位元是不是雜訊
    
45. 
    
46. check_ck<='1';
    
47. 
    
48. case check_re is
    
49. 
    
50. when "01"=>
    
51. 
    
52. check_ck<='0';
    
53. 
    
54. sta<=rec;
    
55. 
    
56. when "10"=>
    
57. 
    
58. check_ck<='0';
    
59. 
    
60. sta<=idle;
    
61. 
    
62. when others=> null;
    
63. 
    
64. end case;
    
65. 
    
66. when rec=>--接收資料
    
67. 
    
68. rec_ck<='1';
    
69. 
    
70. if rec_re='1' then
    
71. 
    
72. sta<=idle;
    
73. 
    
74. rec_ck<='0';
    
75. 
    
76. elsif ok='1' then
    
77. 
    
78. rxd_out<=recv(7 downto 0);
    
79. 
    
80. sta<=idle;
    
81. 
    
82. rec_ck<='0';
    
83. 
    
84. end if;
    
85. 
    
86. end case;
    
87. end process;
    
88. 
    
89. process(clk_in_325hz,check_ck,rec_ck)
    
90. variable rxd_ck_st : integer range 0 to 4:=0;
    
91. variable rec_st : integer range 0 to 8:=0;
    
92. variable rec_ck_st: integer range 0 to 9:=0;
    
93. begin
    
94. 
    
95. if check_ck='1' then--確認初始位元是不是雜訊
    
96. 
    
97. if clk_in_325hz'event and clk_in_325hz='1' then--1153600的上延
    
98. 
    
99. if rxd_ck_st/=4 then--讓他記數4次,採樣4次確認是不是起始位元
    
100. 
     
101. rxd_ck_st:=rxd_ck_st+1;
     
102. 
     
103. rxd_ck<=rxd_in & rxd_ck_sig(3 downto 1);
     
104. 
     
105. else
     
106. 
     
107. if rxd_ck="0000" then--4次之後判斷回傳結果
     
108. 
     
109. check_re<="01";
     
110. 
     
111. rxd_ck_st:=0;
     
112. 
     
113. else
     
114. 
     
115. check_re<="10";
     
116. 
     
117. rxd_ck_st:=0;
     
118. 
     
119. 
     
120. end if;
     
121. 
     
122. end if;
     
123. 
     
124. end if;
     
125. 
     
126. end if;
     
127. 
     
128. if rec_ck='1' then
     
129. 
     
130. if clk_in_325hz'event and clk_in_325hz='1' then
     
131. 
     
132. rec_st:=rec_st+1;
     
133. 
     
134. if rec_st=8 then --讓他記數8次,第8次的時候剛好再中間，共取9次，8個資料1個停止
     
135. 
     
136. recv<=rxd_in & recv_sig(8 downto 1);
     
137. 
     
138. rec_st:=0;
     
139. 
     
140. rec_ck_st:=rec_ck_st+1;
     
141. 
     
142. elsif rec_ck_st=9 then--取完第9個判斷第9個是不是停止位元，之後回傳
     
143. 
     
144. if recv(8)='1' then
     
145. 
     
146. ok<='1';
     
147. 
     
148. rec_ck_st:=0;
     
149. 
     
150. else
     
151. 
     
152. rec_re<='1';
     
153. 
     
154. rec_ck_st:=0;
     
155. 
     
156. end if;
     
157. 
     
158. end if;
     
159. 
     
160. end if;
     
161. 
     
162. end if;
     
163. end process;
     
164. end a;
     

复制代码

这样写烧进实验板没有反应，这我的写法有错吗(?)，9600bps的，先谢谢

ishock1

不能用signal tap一点点调试吗？

先查下输入输出有没有。

另外，代码最好是先仿真再上板子调，这是一个好习惯。仿真查问题比上板要容易多了。

wang09123

你为什么不仿真呢？而是直接上板子呢