关于2级抽取滤波器的设置问题

acterone · 发表于 2012-8-1 21:25:07

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

今天看到一个设计方案，实现：在数字下变频后，要将输出的数据速率从48M，降低为6M；
作者的方案为分为两步，第一步：第一级抽取滤波器截止频率设置为6M，抽取时钟为12M ；
第二步：第二级抽取滤波器截止频率设置为3M ，抽取时钟为6M;
后来查阅一些资料说是，相比一次抽取，用两次抽取，可以用较少的逻辑资源实现较高的滤波效果；
所以就想在这里问一问，如果果真如此，那么第一级和第二级在参数设置上（滤波器的参数，抽取时钟参数）有没有什么关系？
另外个人感觉在FPGA里面，凡事有利就有弊，不知道这样做的弊端是什么，希望有经验的前辈能给予解答~~

fanyan861110 · 发表于 2012-8-1 23:35:45

还得把抽取滤波器的结构说清楚，不同的结构适合不同的倍数，多级抽取都是用不同的滤波器实现的。一般都是两种结果一上，高速信号先用CIC抽取，最后用FIR结尾。

acterone · 发表于 2012-8-2 21:17:08

回复 2# fanyan861110

前后两级都是采用窗函数实现的，采用完全并行结构。

eagle654321 · 发表于 2012-8-3 17:31:10

8倍抽取一个 FIR 基本就可以搞定了

[求助] 关于2级抽取滤波器的设置问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2