求助一个可调延迟的反相器电路

liny90626 · 发表于 2012-7-21 22:44:29

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 liny90626 于 2012-7-24 13:02 编辑

今天看论文看到一篇讲到了上述的这个电路...以及它对应的仿真曲线...从电路图上直观的看..数字信号开启的PMOS和NMOS管越多,对应充放电电流越强,应该延迟越短..可是为什么论文中给出的结论却正好是相反的呢...?

liny90626 · 发表于 2012-7-21 23:37:21

自己顶起...希望大家能帮帮忙..

mcgrady · 发表于 2012-7-21 23:39:11

蓝色的那根not clock 是什么设定

liny90626 · 发表于 2012-7-21 23:47:00

回复 3# mcgrady

这个论文中没有提到,关于这个结果的描述如下:a combination of transistors are turned on. By variation of
the digital input bits, the delay can be increased and decreased.
Fig.5 shows the delay for different input bit vectors. For
reasons of clarity not all bit combinations are shown. The
other delays lie between the presented lines. This concept
ensures a controlled delay of the rising and falling edge that
corresponds to a time delay of the whole signal, as needed for
the trimming of the comparator.
我认为这个蓝色的可能表示未进行调节时的曲线(就是没有上面的一排PMOS和下面的一排NMOS)