[CIC][Using PLL in Cell-based Design][LAB和Lab Guide]

ccpi · 发表于 2012-7-17 11:06:09

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

課程說明 CIC自100年起提供TSMC90製程PLL供數位晶片使用,但由於PLL使用牽涉到同步電路使用及多重時脈之設計問題,為了避免同學忽略此類電路需注意之事項,
            特開設此課程以加強相關設計概念,讓同學能正確地在自己的設計中使用PLL IP。
課程大綱 1.CIC PLL規格介紹
            2.非同步訊號與同步電路設計
            3.Metastablility
            4.control signal synchronous
            5.data signal synchronous
            6.Clock, reset, 同步電路STA分析
            7.多重時脈電路注意事項
            8.IP merge @ tapeout & DRC
修課條件 1.需先修習Logic Synthesis with Design Compiler
            2.熟悉STA(Static Timing Analysis)原理

ccpi · 发表于 2012-7-17 11:32:50

回复 1# ccpi

skygardon · 发表于 2012-7-17 20:53:12

台湾的培训资料还是很值得学习的，非常感谢楼主分享！

liude19832006 · 发表于 2012-7-18 16:21:55

CIC的东西还是很不错的，就是下不到其培训时候用的库。

nareshreddy · 发表于 2012-9-13 17:58:42

GGGFGDFGDFGDFGDGD

jackmailhome · 发表于 2013-2-9 11:39:19

很棒的教材

cadance · 发表于 2013-4-25 14:17:01

mark great work

manabone · 发表于 2013-4-25 15:42:54

很棒的教材
很棒的教材

sunjimmy · 发表于 2013-4-26 07:48:21

感謝分享

nareshreddy · 发表于 2013-5-28 02:31:59

fsfsfsdfdsfdsfsd

[资料] [CIC][Using PLL in Cell-based Design][LAB和Lab Guide]

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

点评

站长推荐 /1