DC中SRAM端口的setup time违例

xieqq · 发表于 2012-8-15 17:20:27

retime 呢？

yckai007 · 发表于 2012-9-1 22:59:02

4楼的方法也许可以解

zheng070608138 · 发表于 2012-11-10 19:03:59

能不能再详细

libaoshen888 · 发表于 2014-4-10 17:05:48

个人感觉，你的这个逻辑路径太长，中间标准单元的延时都已经超出了时钟了，除非设置multicycle。不然就改代码吧。FF靠近RAM是指你的FF到RAM之间的逻辑路径设置的更短一些吧

djhme · 发表于 2014-4-10 23:59:25

generate clock和master clock之间是不是应该设置成false path？

qchdmb · 发表于 2015-9-9 11:45:03

回复 9# hitten

请问下在memory前后直接寄存器打拍是什么意思，就是设置multicycle吗？

inter211 · 发表于 2016-6-21 21:25:57

顶贴赚积分

williamliwei · 发表于 2016-6-22 09:55:49

改代码吧，无解了

wwweit · 发表于 2016-6-23 20:24:04

综合时设置MEM的latency， PR用时钟skew解决

[求助] DC中SRAM端口的setup time违例