后端基本概念讨论专用贴

陈涛

时钟树的动态平衡：
    某个特定点的insertion delay随着参考点的delay而变化。
    在无法预知（又不想特别指定）参考点的insertion delay的情况下，想让特定点与之平衡时使用

wjchuan

Stacked  via怎么理解？

wjchuan

回复 12# WEILIANG3581


    ic compiler

wjchuan

Terminal是包在pin外面的圈，作用是？

陈涛

Stacked  via：落在一起的VIA，可以跳过中间几层layer，连接上下层

yic2000

我想问问约束里面好多的设置到底是凭什么来的，比如skew，latency，input delay这类~
是经验来设置还是有其他的计算或者方法得来？？？

magic14

几个关于65nm工艺库的问题：
1. 工艺库里面提供了thick oxide 和thin oxide 两种dcap cells，在user guide里只说明了thick oxide可以更有效地防止antenna effect，那么，除此以外，两者还有什么不同呢？各有什么优缺点？
thin oxide的leakage应该会更大一点吧？

2. ckbuf（ CLOCK BUFFER） 和 ckdriver（ CLOCK DRIVER）有什么区别？

3. antckbuf（CLOCK BUFFER with ANTENNA）一般在什么时候用到？ CTS的时候有必要使用这种cell吗？

wjchuan

ICC中InitialPlacement完成了什么？

onlykals

skew :
對designer來說越低越好, 但對apr來說meet timing就好 (但designer不會接受你這種說法)

latency :
DC時用來constraint的command, 實際用到的機率不大, 因為過長的latency會造成一堆不必要的delay/buffer, 但我印象中latency在designer那邊有別的concern (但我忘了)

input delay:
可以跟output delay一起討論,
input 決定輸入的driving, output決定loading

onlykals

Initial Placement :
依據你的選項(timing driven, congestion driven)做cell placement,
在我的認知裡面這樣做不會對cell做任何opt (cell sizing / buf insertion)