在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: erizen

[资料] visio用于FPGA开发时的画时序图库

[复制链接]
发表于 2013-10-21 10:03:34 | 显示全部楼层
先下了,评测完在做评价
发表于 2013-12-17 09:49:09 | 显示全部楼层
可以画总线时序图嘛
发表于 2014-1-15 14:24:58 | 显示全部楼层
henhaode
发表于 2014-3-26 20:40:34 | 显示全部楼层
谢谢分享!实用!!!
发表于 2014-3-26 21:07:54 | 显示全部楼层
见识到了,居然还有这样的资源
发表于 2014-3-26 22:24:18 | 显示全部楼层
感谢啊,正要用
发表于 2014-3-27 09:29:35 | 显示全部楼层
非常感谢共享
发表于 2014-3-27 15:43:58 | 显示全部楼层
方便,好用
发表于 2014-3-27 21:09:27 | 显示全部楼层
正需要,十分感谢
发表于 2014-3-28 04:30:28 | 显示全部楼层
这个不顶不行呀。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-21 06:28 , Processed in 0.020973 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表