在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: erizen

[资料] visio用于FPGA开发时的画时序图库

[复制链接]
发表于 2015-6-15 12:30:29 | 显示全部楼层
tks!!!!!!!!!!
发表于 2015-6-15 13:37:01 | 显示全部楼层
这是个什么东西
发表于 2015-6-15 13:42:32 | 显示全部楼层
试了一下,确实是好东西
发表于 2015-6-17 16:39:59 | 显示全部楼层
用用,谢谢
发表于 2015-6-18 16:45:22 | 显示全部楼层
推荐一个古老的软件 TimingDesigner
发表于 2015-6-18 19:13:53 | 显示全部楼层
试用了下,不错,谢谢
发表于 2015-6-19 09:59:31 | 显示全部楼层
3ks for sharing
发表于 2015-6-23 16:46:42 | 显示全部楼层
牛叉,谢谢哈
发表于 2015-6-23 21:10:28 | 显示全部楼层
好东西,已下载,多谢分享。
发表于 2015-6-23 22:24:00 | 显示全部楼层
还能这样用
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 05:45 , Processed in 0.022190 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表