system verilog and vmm

hhc789 · 发表于 2012-7-12 15:09:29

您需要登录才可以下载或查看，没有账号？注册

x

各位大侠，小弟现在刚开始接触验证，有几个问题请教：
1 system verilog 在验证中作用？
2 vmm主要是用来干啥的，有哪些内容？
3 system verilog 和vmm 在验证中有什么联系，各自的作用是什么？

tiangua · 发表于 2012-7-12 22:14:30

1.  sv是一种语言，可以看做verilog的超集，可以类比c语言和c++的关系。
2.  vmm，验证方法学，用sv语言写的库，一个验证的框架，可以类比c++中的 MFC。
3.  参考上面两条

hhc789 · 发表于 2012-7-16 10:20:21

回复 2# tiangua

谢谢楼上的啊

woshikeaide · 发表于 2012-7-19 23:24:41

vmm过时了，学习UVM吧

[求助] system verilog and vmm