在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7735|回复: 11

[求助] 求助:奇怪的timing violation报告

[复制链接]
发表于 2012-7-11 18:12:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 guofu2010 于 2012-7-11 22:57 编辑

================================================================================  Timing constraint: TS_chip_no_pad_clkgen_hhclk = PERIOD TIMEGRP "chip_no_pad_clkgen_hhclk"         TS_chip_no_pad_clkgen_osc_clk * 3 HIGH 50%; 46762781 paths analyzed, 33753 endpoints analyzed, 14 failing endpoints   14 timing errors detected. (0 setup errors, 14 hold errors, 0 component switching limit errors)   Minimum period is  25.615ns.
--------------------------------------------------------------------------------   
Paths for end point chip_no_pad/core/smp/l2mp/l2mp_exbus/da_4w_r[55] (SLICE_X190Y277.DX), 18 paths
--------------------------------------------------------------------------------  

Slack (setup path):     2.764ns (requirement - (data path - clock path skew + uncertainty))   

Source:           chip_no_pad/core/ahb2/p0_proxy/rdata_ff/bri_infifo_ram/genblk1.G_RAM_TYPE_ram64.read_ram/xilinx_bram_gen[0].ram/U0/xst_blk_mem_generator/gnativebmg.native_blk_mem_gen/valid.cstr/ramloop[0].ram.r/v6_noinit.ram/SDP.WIDE_PRIM36.ram (RAM)  

Destination:         
chip_no_pad/core/smp/l2mp/l2mp_exbus/da_4w_r[55] (FF)   

Requirement:          10.000ns   
Data Path Delay:      7.116ns (Levels of Logic = 3)   
Clock Path Skew:      -0.021ns (1.362 - 1.383)   
Source Clock:         chip_no_pad/hhclk rising at 2000.000ns   
Destination Clock:    chip_no_pad/hhclk rising at 2010.000ns   
Clock Uncertainty:    0.099ns      Clock Uncertainty:          0.099ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE     
Total System Jitter (TSJ):  0.070ns      Discrete Jitter (DJ):       0.185ns      Phase Error (PE):           0.000ns

上面的TS_chip_no_pad_clkgen_osc_clk约束是10ns,也就是说TS_chip_no_pad_clkgen_hhclk约束是40。但报出的第一条路径的    、Source Clock: chip_no_pad/hhclk rising at 2000.000ns Destination Clock:    chip_no_pad/hhclk rising at 2010.000ns  请问一下上面的第一个上升沿2000.000ns和第二个上升沿的2010.000ns是怎么计算出来的?本来hhclk的一个周期约束是30ns,这里报出的要求却是10ns,为什么?顺便问下,如果上面的的值是负的又是怎么加事呢?



先谢谢众位朋友回复。有朋友说太乱了,回家一看还真是,不过我在公司发的时候一点不乱。
请注意上面红色部分,我实在没搞清楚这个时序是怎么计算出来的。
如果按照我真实的意思约束的30ns的话,这条路径是满足时序要求的。
因为这些奇怪的timing violation,时不时导致布线无法完成。
请求各位帮忙定位一下原因,谢谢!
发表于 2012-7-11 19:04:03 | 显示全部楼层
你这格式实在是太乱了。看不懂。
发表于 2012-7-11 21:32:43 | 显示全部楼层
hold time 错误靠降频不能解决
发表于 2012-7-11 21:34:50 | 显示全部楼层
真的太乱了。
 楼主| 发表于 2012-7-14 13:26:25 | 显示全部楼层
晕,有人知道什么原因吗,请教了
发表于 2012-7-15 20:25:42 | 显示全部楼层
我觉得是什么地方约束错了 。
 楼主| 发表于 2012-7-17 09:46:22 | 显示全部楼层
回复 6# tiangua
谢谢,我感觉也是,只是不知怎么定位问题点
发表于 2012-7-18 23:29:05 | 显示全部楼层
不知道,需要具体问题具体分析吧,点点附近的走线。看看有没有异常的。
仔细看一下报告。
发表于 2012-7-18 23:30:00 | 显示全部楼层
尤其是报告里面的时钟部分。
发表于 2012-7-18 23:34:55 | 显示全部楼层
这个看着像是 约束问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 16:39 , Processed in 0.025029 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表