设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 关于ram 的testbench 编写

发新帖

查看: 2383|回复: 1

[求助] 关于ram 的testbench 编写

发表于 2012-7-10 14:07:04 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请问大家我想写一个关于ram读写的testbench 大概思路是不是先把ram中数据存入在mem文件中然后读文件中数据然后按时间顺序给读写信号，请大家多多提意见，最好谁能分享一个你们写过的例子，多多感谢~

fpga, ram, testbench

相关帖子

回复

发表于 2012-7-10 16:52:48 | 显示全部楼层

是用FPGA的IP生成的RAM吗？
有个链接是测试总线：
http://www.cnblogs.com/lunix/archive/2010/04/23/Altera_1-port_ram_wishbone_slave_interface_verification.html

EETOP创芯人才网职位发布入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-1 21:21 , Processed in 0.019590 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表