在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 2549|回复: 1

[求助] 关于ram 的testbench 编写

[复制链接]
发表于 2012-7-10 14:07:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
请问大家 我想写一个关于ram读写的testbench 大概思路是不是 先把ram中数据存入在mem文件中 然后读文件中数据 然后按时间顺序给读写信号, 请大家多多提意见,最好谁能分享一个你们写过的例子,多多感谢~
发表于 2012-7-10 16:52:48 | 显示全部楼层
是用FPGA的IP生成的RAM吗?
有个链接是测试总线:
http://www.cnblogs.com/lunix/archive/2010/04/23/Altera_1-port_ram_wishbone_slave_interface_verification.html
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-7 06:06 , Processed in 0.019174 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表