怎么设置让FPGA不经过确定的区域

a7126317 · 发表于 2012-7-6 14:47:12

您需要登录才可以下载或查看，没有账号？注册

x

怎么写UCF文件，才能让FPGA不经过确定的区域。比如virtex系列，我想要任意位置的CLB空着，该怎么设置

shaweikang1984 · 发表于 2012-7-6 17:05:41

using “prohibit”

a7126317 · 发表于 2012-7-6 20:42:21

回复 2# shaweikang1984

多谢多谢，马上就去试试

寻宝人 · 发表于 2012-7-6 23:10:59

关注！！！！！！！

a7126317 · 发表于 2012-7-10 19:04:42

刚读了下ucf文件的语法，怎么去添加prohibit，可以给个模板吗

[求助] 怎么设置让FPGA不经过确定的区域