在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2872|回复: 4

[求助] 请问TSMC65工艺下Memory之间的间距如何设置?

[复制链接]
发表于 2012-7-5 17:29:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问TSMC65工艺下Memory之间的间距如何设置?
用的是1P8M
模块里面有20多个Memory,请问Memory之间的间距如何计算呢?
与哪些因素有关?

求大虾指导
发表于 2012-7-5 22:31:58 | 显示全部楼层
没啥讲究,满足min spacing(1~2um
)即可,
发表于 2012-7-6 10:07:47 | 显示全部楼层
主要看你的Mem pin 数量和用哪几层走先,可以大概地算下!!
 楼主| 发表于 2012-7-6 10:15:53 | 显示全部楼层
回复 2# icfbicfb


    今天问了下人,说是要根据MEM的PIN数量,然后各层能提供的走线资源(层的线宽,间距),计算这些pin要用的距离,然后算出一个最小值,加上mem pin插入的DCAP,估计一个间距。
当然,utlizition不高的情况下,这个间距可以随意大点
发表于 2012-7-6 11:09:58 | 显示全部楼层
差不多基本就是留够routing channel
一般是0.5~1 track per pin即可
mem pin插入的DCAP? DCAP对std而言吧,这个不知道咋加
如果是LP的,留够Power Switch cell的位置是有的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-28 03:35 , Processed in 0.027066 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表