双电源系统的隔离问题

chenchenbeyond · 发表于 2012-7-3 22:05:14

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

电源隔离

如图，电源隔离使用的是两个方向相反的二极管。
我想知道这种隔离方法的效果如何？
怎么去计算或推导它？
或者有没有其他的好的方法.
地线做这种隔离会降低ESD的效果，是不是只有这一种隔离方式？
请各位指教，谢谢！

semico_ljj · 发表于 2012-7-4 12:28:15

这是常见的

fashion612 · 发表于 2012-7-4 14:15:37

工艺中会介绍这种结构,是cut cell.

fuyibin · 发表于 2012-7-4 16:01:57

回复 1# chenchenbeyond

back to back diode是在不同电源地之间提供 esd current discharge path
不接diode isolation最好，但是esd过不了
正常case diode是不通的

chenchenbeyond · 发表于 2012-7-4 23:31:02

回复 4# fuyibin

你好！VDDA和VDDB电压相等，但属于不同的电压域，内部其他模块提出要求进行隔离,所以一个功能是隔离。
1.刚才你提到的提供ESD discharge path，请问BACK TO BACK 这两个diode在ESD event时提供的泄放路径，哪个diode提供大的泄放路径？
ESD电流趋向于往电阻低的路径流动，正偏机制应该先触发，那么反偏Diode是不是就没有可能流过电流了？但是反偏diode的snapback特性能提供更大的泄放电流。
2.如果是正偏主导的话，你觉得是提供多大的电流比较合适（For HBM 4KV Model），即Vt1=?It1=?
3.在工艺文档关于ESD环路的描述中，ESD环路最好提供一个畅通的地，这种Back TO Back diode会降低ESD的性能。但是又必须做隔离。
这里我有个疑惑，这两个diode的隔离特性怎样去判断?

谢谢，请指教。

chenchenbeyond · 发表于 2012-7-4 23:36:51

回复 4# fuyibin
另有问题：在设计I/O buffer中（.11工艺），提出了Multi-voltage的要求，1.8/3.3。
现在的做法是用3.3V的mos做buffer，根据需求不同接1.8或3.3的电压。
最近我在一些资料看到了一些流行的做法就是用1.2V的管子去做这个buffer。提出一些特殊的结构让1.2V的mos在3.3和1.8V电压下正常工作。因为1.2V的MOS的Vth远远小于3.3V的mos，所以同样面积下1.2V的mos提供的驱动能力更大一些？
关于这个想法，你有什么建议？
谢谢！

fuyibin · 发表于 2012-7-5 18:05:39

回复 fuyibin

你好！VDDA和VDDB电压相等，但属于不同的电压域，内部其他模块提出要求进行隔离,所 ...
chenchenbeyond 发表于 2012-7-4 23:31

登录/注册后可看大图

一般电源之间不加back to back doide吧，比如一个2.5V power，另一个1.0V power，没法加diode
一般都是whole chip 有一个global ground，通常是 digital vss，然后不通power domain的ground 与global ground之间加back to back diode
power pin 上的esd是通过不同power domain 自己的power clamp连到自己的ground，在通过diode 放到global ground

我没有听说过diode有snapback, 都是 forward biased
snapback是 ggnmos或scr，通过substrate trigger产生的

[求助] 双电源系统的隔离问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2