关于hspice 网表及加激励的一些技巧

talanton · 发表于 2012-6-28 10:13:27

您需要登录才可以下载或查看，没有账号？注册

x

用cadence导出网表文件后，用hspice仿真，要加激励，请问在最外部没有symbol的情况下，直接从网表文件中看出输入输出端口啊？还是必须一个一个从电路图里面看啊?使用hspice和cadence软件有没有什么技巧啊？请前辈指教？

fashion612 · 发表于 2012-6-28 16:11:38

其实两种方法都可以，用hspice后仿时，自己可以把后仿的网表include到激励文件中，然后加激励源和仿真条件。
前仿时习惯在电路网表的后面加激励和仿真条件。这个可能是个习惯问题吧

smartzmz · 发表于 2015-3-11 11:01:37

受教了

im2058 · 发表于 2017-1-12 17:24:38

也想知道怎么加载激励文件啊~~

nyne · 发表于 2017-1-12 21:47:21

GOOD~~~~~~~~~~~~~~~~~

athena_xin · 发表于 2018-9-25 17:08:15

感觉主要就是写激励。然后要写好多。。。

daisy_san · 发表于 2024-6-28 15:36:16

激励和measure

[讨论] 关于hspice 网表及加激励的一些技巧