在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2787|回复: 3

[求助] DAC中的时钟驱动电路的设计

[复制链接]
发表于 2012-6-27 16:48:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家有谁做过DAC吗,这个DAC中的时钟驱动电路是怎么设计的。看了一些论文:时钟驱动电路能帮助信号同步,提高驱动能力(因为寄生电容等因素),减小上升和下降时间。但是,对它的作用一直不明白,时钟驱动电路加在mos管的栅极上,它是怎么样提高驱动能力的。时钟驱动电路是有一系列的反相器组成的。
谢谢大家的回复和解答
发表于 2012-6-28 09:57:43 | 显示全部楼层
在逻辑电路里面,有一个所谓fanout of 4,就是说每级输出时接到的下一级电路最优化时是上此级逻辑的4倍,所以比如说你有一个X1的inverter,就不能直接接去一个X1600的inverter,最好是X1->X4->X16->...->X1600,这过程就是你所说的驱动电路咯,不然的话直接驱动,上升下降都会很慢,还会导致延时。
 楼主| 发表于 2012-6-28 10:26:15 | 显示全部楼层
还是有点不明白,你说的意思是:不同宽长比的反相器的连接吗,低倍宽长比驱动高倍宽长比?我想问的是我把驱动电路加在mos管的栅极,怎么影响锁存器的变化,按理说时钟mos管只是起采样作用,给时钟信号加驱动电路能有怎么样的影响?
我加了驱动电路,仿真看没什么变化,延迟时间也没有,  不明白

电路图

电路图
发表于 2012-7-15 21:39:25 | 显示全部楼层
你所说的只针对于仿真阶段,实际中没有那么好的时钟信号。
不加驱动电路,很难驱动DAC~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 10:59 , Processed in 0.022240 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表