小弟遇到一个ADC测试的问题，请大家给意见，先谢谢了！

hhbrxzgt · 发表于 2012-6-21 19:45:06

路过、路过、快到鸟，列位请继续...ing

登录/注册后可看大图

防辐射服效果好不好

hua2011sz · 发表于 2012-6-21 22:15:04

问题好多~~
lonerinuestc 好有压力~

支持楼主，更支持lonerinuestc的回答~~

我也在初学中~望lonerinuestc 不胜指教~

lonerinuestc · 发表于 2012-6-21 23:11:10

我并不觉得你用信号源去测ADC的DNL和INL能得到太多的信息（至少NOISE是反映不出来的），我觉得最好的方法是用频谱仪看信号源的线性度和noise（要求不是特别特别高，如SFDR在80dBc左右都是可以的，噪声的话要check一下频谱仪的底噪），用相噪仪看信号源的Phase noise（其实频谱仪也可以做相噪分析，但是其精度不高）。
至于你说的那些个100Hz什么的DDS低频信号，我觉得没有问题。我之前用过这种低频的信号源，其实频谱纯度和Noise还是很不错的，我用来测过12位的低速ADC。反正SFDR测到80dBc没什么问题，SNR测到六十几是没问题的。
我个人感觉产生纯净的高频信号要比低频信号难，可能是因为高频信号更容易受到干扰什么的（我说不太清楚），如果你要测试高频信号性能，可以买一个ADI或者TI或者LTC的高速ADC（一两百MSPS，如AD9258，AD9246之类）的，这些个Pipeline都是可以欠采样的，测200MHz内80~90dBc线性度信号毫无压力。
至于周期信号采样是否点数越多越好，我个人觉得有道理又没道理。没道理是因为只要信号频率和采样频率满足相关采样的要求，结果肯定一样，比如在ADC设计时仿真就不可能取那么多点，对不？有道理是因为在实际测试中不可能产生那么准的频率来满足相关采样，因此点数越多越好，以消除混叠的影响。并且点数越多你FFT出来的Noise floor越低（并不意味着ADC噪声低，说白了只是视觉层面），这样你所有的harmonic和spur都能清楚反映出来。并且在做DNL/INL测试时，点数越多越好，因为它的基本原理就是多点平均消除Noise。
至于信号源的原理，我实在有心无力，确实不知道。wenzel晶体的频率貌似是固定的吧？

lonerinuestc · 发表于 2012-6-21 23:13:53

我个人经验，要测12~14位甚至更高精度的高速ADC，你滤波器的钱。。。嘿嘿

臆先生 · 发表于 2012-6-24 20:07:17

回复 14# lonerinuestc

再次感谢lonerinuestc你的详细回复，在测试ADC这一块，我们公司之前没有人测试过，所以很多硬件设施都没有，我会认真考虑你的建议，真的给我们省去了很多弯路，谢谢你！

happyenya · 发表于 2012-7-2 22:35:34

楼主是要做测试系统吗？还是只是有产品需要测试？如果只是测产品，可以找专业的IC测试机构用专业的混合信号测试机台去测试。如果是做测试系统，国内的生产的测试系统（如泰斯特的JC3165）一般用位数更高的DA测位数低的AD，一般需要高两位。

xiaoqincai7065 · 发表于 2013-9-3 15:04:18

请问在哪里可以购买到TTE的滤波器？

wddcl123 · 发表于 2016-11-13 15:48:17

一般测试的话，安捷伦他们有专用测试方案和规范。你可以参考下哈。

dashezhixue · 发表于 2017-10-16 15:57:57

回复 14# lonerinuestc

请问前辈，我设计了一个10bit 1KS/S 的SAR ADC，目前测试的困难是信号源纯度很低，是泰克AFG3000系列的双通道输出差分信号，用频谱仪在低频下的大概4bit的SNDR，所以测出来的大概只有3.6-3.7bit。不知道有什么方法可以产生满足10bit测试要求的信号，看了下带通滤波器的衰减范围比较大，好像不能满足测试要求；想过利用高精度DAC或者晶振，不知道可行不。还请前辈指点一下。

[讨论] 小弟遇到一个ADC测试的问题，请大家给意见，先谢谢了！

支持以顶代表最高的支持！

站长推荐 /2