modelsim下做后仿的一个错误

AveryYoung · 发表于 2012-6-14 22:02:35

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

求助，
用encounter出来的spef，用pt的write_sdf写出sdf文件，pt采用bc_wc方式分析，所以一个sdf文件可以有max和min的两个延时信息

现在modelsim先做仿真，发现问题，error为：XXX.sdf（1540）:failed to find matching specify timing constraint

求助各位，可能原因有哪些
目前我排除的可能有
timescale已加；时钟的频率也和综合时钟create_clock的时钟一样，求助原因。

AveryYoung · 发表于 2012-6-15 19:50:33

找到问题原因了，原来是使用的仿真库错了，应该用21.lib.src的

cxj2010 · 发表于 2012-12-25 16:28:24

回复 2# AveryYoung

这个库是从哪里得到呢？我用的是用smic的，里面好像没有！

AveryYoung · 发表于 2012-12-25 20:02:08

回复 3# cxj2010

用2.1版本的lib.src文件，因为sdf是2.1版本的，如果sdf是3.0的就要用相应的3.0版本的lib.src。
这个lib.src其实就是lib库的verilog解释，定义每个cell的function

账号		自动登录	找回密码
密码			注册

[求助] modelsim下做后仿的一个错误

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1