|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
想请教有经验的朋友指导一下CLK上升沿的写法
.....
input clk,hold,add,vdd;
electrical vdd,clk,hold,add,sum;
.....
analog begin
@(initial_step) begin x_0=0;end
@(cross(V(clk)-(V(vdd)/2),+1)) begin
请问这样的写法可以么?我的这个clk的上升沿写法,在有些vdd的情况下就有用,有的就不行
就比如这种写法,在vdd=2.8v的时候可以运作, 4v也可以,但是3.3v和3.8v这的值就不行,我按0.1为步长监测过,有的可以有的不行,完全找不出规律
clk的幅度和vdd是一样的
请大神指教 |
|