在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1793|回复: 0

[求助] 求教Veriloga中CLK上升沿的写法

[复制链接]
发表于 2012-6-14 13:55:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
想请教有经验的朋友指导一下CLK上升沿的写法
.....
input clk,hold,add,vdd;
electrical vdd,clk,hold,add,sum;
.....

analog begin
   @(initial_step) begin x_0=0;end
   @(cross(V(clk)-(V(vdd)/2),+1)) begin

请问这样的写法可以么?我的这个clk的上升沿写法,在有些vdd的情况下就有用,有的就不行
就比如这种写法,在vdd=2.8v的时候可以运作, 4v也可以,但是3.3v和3.8v这的值就不行,我按0.1为步长监测过,有的可以有的不行,完全找不出规律
clk的幅度和vdd是一样的
请大神指教
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 18:46 , Processed in 0.018801 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表