数字集成多米诺全加器设计保持管出错？？

losen · 发表于 2012-6-6 11:58:29

您需要登录才可以下载或查看，没有账号？注册

x

多米诺全加器

图中NEt51点电压

最近在做多米诺全加器的仿真，前面为N逻辑部分
当加保持管时电平在半摆幅内抖动，基本处于高电平。当把保持管去掉后，逻辑正常，时钟是0.1ghz.ABC输入频率远小于时钟频率。
请问这里问题出在哪里？放电回路时间太短？如何解决？

losen · 发表于 2012-6-6 21:16:15

问题解决了，，主要由于保持管的充电电流大小和放电回路的放电电流大小的问题，如果在放电期间没有放电完全，就会使摆幅受限，所以要做的是让充电回路的充电电流尽可能大！保持管充电回路电流减小。。。

jxyang1005 · 发表于 2014-12-1 10:45:15

学习下


<a href='https://openx.eetop.cn/www/delivery/ck.php?n=a2726ef2&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://openx.eetop.cn/www/delivery/avw.php?zoneid=8&cb=INSERT_RANDOM_NUMBER_HERE&n=a2726ef2' border='0' alt='' /></a>	<a href='https://openx.eetop.cn/www/delivery/ck.php?n=a32a6c7a&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://openx.eetop.cn/www/delivery/avw.php?zoneid=5&cb=INSERT_RANDOM_NUMBER_HERE&n=a32a6c7a' border='0' alt='' /></a>
EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！

[求助] 数字集成多米诺全加器设计保持管出错？？