LDO的负载电容如何确定

ohmylittlec · 发表于 2012-6-7 16:25:34

回复 10# semico_ljj

不好意思，我没明白，最后通过仿真来“验证"是指的什么？
你说的cap不能通过仿真来估算，那么在设计capless LDO的时候，负载电容会对稳定性有影响，应该怎么考虑这个问题呢？

semico_ljj · 发表于 2012-6-7 19:56:11

我只是指出一个思想，设计者首先要知道怎么估算寄生Cap，仿真是来验证人得思想而不是代替人思考的。设计Capless LDO其实不用那么纠结，你只要知道数字部分的规模，，负载需要的最大和最小电流，最大电流变化率就可以开始设计了

semico_ljj · 发表于 2012-6-7 20:00:19

什么的寄生Cap，它是怎么产生的，建议你好好看看书，反复看。理解了就不会特别纠结了。
还有你设计的难度很大程度上不是由寄生Cap决定的，而是数字部分需要的电流变化率决定的，这是个最大的难点。
也就是说你的寄生Cap最后采用的是：100pF，后者200pF，还是300pF，甚至400pF，500pF差别都不是很大。

semico_ljj · 发表于 2012-6-7 20:03:57

倒是dI/dt这是一个很关键的参数。还有Imax，如果这个值很大（比如远大于1000mA/us），那么需要比较复杂的设计，这时候想兼顾低功耗是个问题

semico_ljj · 发表于 2012-6-7 20:07:17

还是那句话，最后你设计出来的Capless LDO ，当寄生Cap变化比较大时还是一样能工作的。一开始只要很粗略的值。比如你估算出来是500pF，即使最后数字部分实际是300pF或者是800pF，这个对你的设计没有很大的影响。

semico_ljj · 发表于 2012-6-7 20:11:08

当然前提是你要学会估算。不能差的太大，一般估算误差300%以内都可以接受，只有估算误差1000%（10倍）以上才可能（注意也只是可能）会导致设计时的问题。数字部分实际工作时寄生Cap有很大的波动的，围绕中间值上下波动100%以上很正常。

fhyfbjl · 发表于 2012-6-7 23:19:15

请问semico_ljj大侠，dI/dt这个值如何估算呢？

microstudent · 发表于 2012-6-8 04:37:55

我想这个很难有准确的仿真，数字的负载电流还有开关的门数是动态的。百万门级90nm左右的数字电路，负载在几百pF应该是个比较合理的估值。

microstudent · 发表于 2012-6-8 05:04:33

我又细想了一下，这样估值看看是不是合理：

假设一个百万门级的数字电路，先粗略估计有100万个PMOS管在VDD负载。如果这些PMOS都在线性区(全部为导通的情况，这样对VDD的负载电容最大)，对于单个管来说，Cgs=(1/2)*W*L*Cox=(3/2)*Width fF/um (Width是管的宽，可以参考Sansen书的0160号幻灯片，线性区Cgs的公式可以参考拉扎维图2.33)。

如果你用90nm的工艺，假设PMOS的宽为200nm，Cgs=0.3fF。100万个管就是1e6*0.3e-15=300pF。

这只是粗略估算，VDD上的P管数不一定精确，也有一部分P管可能在截止区，所以你大概可以有个预估，留好余量。

semico_ljj · 发表于 2012-6-8 09:36:15

1M门级的可以预估为1nF，不会有很大的问题的

[求助] LDO的负载电容如何确定

浏览过的版块

站长推荐 /2