马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
本帖最后由 tt008e 于 2012-5-18 22:26 编辑
1、主要内容:
基于FPGA的存储器测试算法实现
基本要求: 背景:存储器规模的持续增长对测试提出了新的挑战:如何在不降低故障覆盖率的情况下减少测试时间及降低硬件开销; 任务:使用Verilog HDL语言设计存储器常见算法的通用BIST架构; 工具环境:使用Xilinx公司的ISE软件完成存储器常见算法的设计,实现及配置,并使用Modelsim 仿真软件完成功能及时序仿真; 成果形式:设计流程及框图,Verilog HDL 源代码及仿真波形; 着重培养的能力: 1 使用Verilog HDL 设计电路的能力; 2 使用ISE软件完成FPGA设计的能力; 3 使用Modelsim 仿真软件完成功能及时序仿真的能力; 2、完成设计的可能思路及方案 (1)研究典型的存储器测试方法和技术,重点研究嵌入式存储器测试的重要性及嵌入式存储器测试的几种主要方法及它们的特点和适用范围。 (2)研究嵌入式存储器的常见故障及其故障表现和检测方法。分析当前主要的嵌入式存储器测试算法和故障覆盖能力。 (3)采用故障覆盖面较大的March LR算法,基于有限状态机实现整个电路设计。 (4)设计BIST电路结构,采用Verilog HDL完成设计,并在ModelSim仿真平台下进行仿真。 3、实施步骤 3月初
--
3月中旬:查阅文献,熟悉典型的存储器测试方法和技术
,掌握国内外现状和发展趋势 3月中旬--
3月下旬:了解掌握FPGA结构特点,掌握FPGA中存储器模块的测试技术和典型算法,完成英文翻译。 4月初
--
4月中旬 :学习掌握典型的硬件设计与验证环境的使用。 4月下旬--
5月底 : 研究创新的FPGA中多存储器模块并行测试结构和算法,实施电路的结构设计,完成实验仿真并对实验结果并进行比较。毕业论文的撰写及修改。 6月初 -- 6月中旬
: 最后定稿和论文答辩 ____________________________________________________________________
|