在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: jinweigreat

[求助] Flip chip封装BUMP摆放问题

[复制链接]
发表于 2023-10-7 15:07:55 | 显示全部楼层


jimmyliuquan 发表于 2022-7-21 14:45
其实bump摆放,一开始就要先去考虑每个工艺下不同种bump的DRC rule,比如UBM layer density、BUMP Pitch, b ...


请问有没有相关的bump rule,谢谢
发表于 2023-10-18 20:37:31 | 显示全部楼层
首先要考虑封装吧,一般200um左右的pitch可以封出来,再小就封不出来了。另外就是信号走外边几圈,也要结合整体floorplan布局,摆出IO后再通过RDL层接到bump上
发表于 2024-1-11 11:34:45 | 显示全部楼层


liguifei 发表于 2023-10-7 15:07
请问有没有相关的bump rule,谢谢


有bump  rule嘛 能分享我一下嘛 感谢感谢!!!
发表于 2024-1-11 15:27:29 | 显示全部楼层
问一下大家,pr工具有办法实现,一个power pad去接多个bump assignment吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 20:25 , Processed in 0.016399 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表