如何仿真pipelineADC中的SHA的Aperture jitter

lxai

最近研究ADC中的SHA，但不知道如何仿真Aperture jitter？如果直接进行瞬态仿真，查看采样开关（bootstrap）时钟信号的眼图，是不是没有计入噪声，不准确？
或者是对其进行pss仿真，进行pnoise分析，得到jitter？请问大家是怎么仿真Aperture jitter，谢谢了。

lxai

高速ADC中的Aperture jitter应该是比较重要的指标，请高手解答下

fuyibin

为见过有人做pss仿真的

ydhb11

回复 3# fuyibin

那通过什么能仿真SHA的tj呢？貌似不通过pss，就没办法仿真噪声。

ydhb11

我没有仿真过这个指标，只仿真过SNDR，不过SNDR也反映不了采样抖动吧

fuyibin

回复  fuyibin

那通过什么能仿真SHA的tj呢？貌似不通过pss，就没办法仿真噪声。
ydhb11 发表于 2012-5-16 10:01

                               
登录/注册后可看大图

为什么需要仿 tj？SHA的switch就几个inverter和mosfet，能引入多大jitter？
思路不正确...
jitter 是clock source 产生的，跟SHA本身有神马关系？
除了那几个inverter 和switch

lonerinuestc

回复 6# fuyibin


      对于pipelined ADC或者BP SIGMA DELTA而言，最重要的应用是中频采样，由于此时输入信号频率高达几百MHZ，所以此时SNR几乎完全受限于clock jitter。通常片内jitter需要做到100fs以内，而PSG低相噪信号源也要通过BPF滤波才能使得Jitter控制在50fs左右。
      片内jitter两大来源，其一是clock receiver，用于将sinwave转成pulse。其二就是那些个Inverter和BTSW了。
      jitter的仿真其实非常有必要的，主要两种方法，其一是做transient noise，然后通过eye diagram来确定。其二是做PSS和，然后做strobed pnoise，两种方法各有优缺点，transient noise按理说最准，因为其精确考虑了工作点漂移，supply bouncing之类的，但是速度慢。pss速度快，但是精度差些，并且无法考虑supply bouncing。

      我在Jitter上吃过大亏，在150MHz输入时SNR就只有70以下了。个人愚见

fuyibin

回复 7# lonerinuestc
clock jitter对于snr当然有影响，150M/70dB的jitter limitation大概在250fs左右，在实际系统中bottle neck通常不会在S/H的switch上，而且pll送出来clk也没有这么clean的clock source

lxai

谢谢楼上各位。外部clock是有jitter，但是采样开关中有boostrapp电路，也会产生一定的jitter，还是应该仿真吧？大公司的手册中都有ADC 的aperture jitter指标。如果最终的jitter大于250fs，SNR岂不是要恶化？

lxai

回复 7# lonerinuestc

你好，我验证了transient noise 和pss+pnoise两种仿真方法：用一个100MHz的理想方波驱动3个串联的反相器，然后测量输出波形的jitter。transient noise 中noisefmax=100M，noisefmin=100K，仿真时间为20us，然后用verilogA求出标准差，sqrt(sum[(Ti-10ns)^2]/N)大约为28fs。而后又做pnoise中的jitter，频率从1Hz到100MHz，得到的结果rms 为126fs。不知道为什么差别这么大？是不是我哪里仿真设置错了？请多多指教，多谢