设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 逻辑综合关于设置 top design的问题？？

发新帖

查看: 2606|回复: 2

[求助] 逻辑综合关于设置 top design的问题？？

发表于 2012-5-2 15:01:04 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我的顶层模块是PMU，PMU实例化了ICC。这样ICC就相当于是PMU的子模块。我要先设置PMU为top design,给他加约束，然后设置ICC为top design，给ICC加约束，我该怎么变换top design啊？？？

Design, top, 模块

相关帖子

回复

发表于 2012-5-2 15:06:30 | 显示全部楼层

在工程里找到该文件，右键单击，有个设置top项。多熟悉下软件，这么初级的问题，在软件自带的帮助文件里就有。

回复支持反对

发表于 2012-5-3 09:50:00 | 显示全部楼层

可以说下你用的是什么综合软件嘛

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-18 21:23 , Processed in 0.020172 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表