设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › CIC 2011 Verilog SystemVerilog lab

1 2 34 / 4 页

返回列表发新帖

楼主: lingqinzi

[资料] CIC 2011 Verilog SystemVerilog lab

发表于 2019-1-14 11:03:14 | 显示全部楼层

thanks for sharing

回复支持反对

使用道具举报

发表于 2019-2-9 05:54:17 | 显示全部楼层

非常感謝~~~~

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2020-7-31 17:04:15 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

发表于 2021-3-28 12:57:16 | 显示全部楼层

谢谢分享~~~

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-3-28 17:29:32 | 显示全部楼层

very nice thanks for the sharing

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

1 2 34 / 4 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-8 09:01 , Processed in 0.014176 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表