在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5851|回复: 4

求助:关于FPGA锁相环

[复制链接]
发表于 2006-1-9 22:08:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Alter 的 Cyclone 系列FPGA锁相环的差分时钟输出PLL_OUTp和PLL_OUTn可不可以当作两个独立的时钟源,分别输给外部两个器件使用?另外对于全局时钟的作用不太了解,能不能通过全局时钟来产生所需的CLK信号输出给外部其他器件使用,如RAM或其他器件?谢了!
发表于 2006-1-12 14:52:27 | 显示全部楼层

求助:关于FPGA锁相环

FPGA的全局时钟资源产生的clk可以作为外部器件的时钟。
FPGA的全局时钟资源是专门布局布线的,这是为了避免时钟漂移
发表于 2006-11-27 21:42:28 | 显示全部楼层
这个有难度
发表于 2006-11-28 10:20:09 | 显示全部楼层
en  ,可以学习一下
发表于 2007-10-18 15:16:17 | 显示全部楼层
我认为PLL_OUTP可以作为锁相环的时钟输出,PLL_OUTN只有在使用lvds差分信号时才使用,
不知道我理解的对不对?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 21:50 , Processed in 0.031685 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表