设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 请问用一位同步器的触发器的决断时间是怎么保证小于一 ...

发新帖

查看: 8660|回复: 2

请问用一位同步器的触发器的决断时间是怎么保证小于一个时钟周期的呢？

发表于 2006-1-8 15:00:37 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请问用两个触发器打两拍避免产生亚稳态的时候，是怎么保证触发器的决断时间小于一个
时钟周期的呢？拜托知道的朋友能否透彻地解释一下呢？谢谢！！

触发器, 朋友, 同步器

相关帖子

回复

发表于 2006-1-8 22:45:48 | 显示全部楼层

请问用一位同步器的触发器的决断时间是怎么保证小于一个时钟周期的呢？

有个计算公式，那本高速数字设计上就有。与时钟周期没关系，只与时钟沿特性和器件特性有关。
对于高速时钟为了保证亚稳态的概率低到可以保证应用，一般要采用三级锁存。

EETOP创芯人才网简历投递入口

回复支持反对

楼主| 发表于 2006-1-9 20:38:30 | 显示全部楼层

请问用一位同步器的触发器的决断时间是怎么保证小于一个时钟周期的呢？

我知道也没有关系的，我的意思是怎么控制来使决断时间达到小于一个周期的，也就是使得亚稳态在一个第一个触发器之后，第二个触发器就能采到稳定的数据

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:34 , Processed in 0.021622 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表