在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: vongy

[求助] 请教CPU的验证方法

[复制链接]
发表于 2012-4-27 12:30:09 | 显示全部楼层
为什么不这么做呢?
写一个CPU的Cmodel,然后把code分别给CPU和Cmodel,结果比对。
这个方法很好实现吧,而且还有自动指令生成器,让跑个几千条随机的case还是花不了太多时间的。
发表于 2012-4-28 09:43:44 | 显示全部楼层
楼主的思路是好的,但定位bug还是有不小的难度;
发表于 2012-4-28 13:20:50 | 显示全部楼层
回复 12# martin21


    这种办法能够知道在那种情况下会出现bug,至于内部为什么出现了这个bug,还是由仿真来仔细分析内部的各种信号来确定吧。
发表于 2012-4-28 17:44:04 | 显示全部楼层
回复 13# free-arm

是,可以通过减少运行的case复杂度,降低debug的工作量;
好方法;
发表于 2012-4-29 18:46:13 | 显示全部楼层
好东西~~~~~~~~~~~~~
发表于 2012-5-2 14:08:07 | 显示全部楼层
感觉这种方法还是可行的,只是对于验证人员而言的软件功底需要加强了
发表于 2012-5-10 14:44:29 | 显示全部楼层
回复 7# free-arm
对楼主的想法很感兴趣,但是由于我自己知识体系不够,还不知道怎么实现,有几个问题想问楼主。
<1>这种测试方法新加入的硬件电路对fpga的资源占用是多少?多少LE?多少memory单元?会不会非常大?
<2>加入的软核部分速度是否够快?能不能处理fpga设计并行的输入输出?
<3>这种方法是否划算,因为我感觉fft ip跑仿真也用不了多久吧?
<4>经过上面的问题,是否能定量的评估下这个方案的可行性?以便可以评价使用环境。

自己想到的小问题,请楼主指教,谢谢。
发表于 2012-5-11 10:14:05 | 显示全部楼层
回复 17# wodish


    1, 新加入的硬件电路是 CPU软核处理器,一般来说比较小,在3000~5000le。
   2,软核多快要看FPGA的承载;由于软核承担testbench的功能,它可以在对输入端口和输出端口处理完毕后,发出一个时钟上升沿,如此不断循环;
   3,划算不划算,需要具体评估;想一想购买一套大型的验证软件,以及服务器,以及人员培训;相比于嵌入式软件的低成本,可以知道成本还是划算的。
   4,可行性还是有的。
发表于 2012-5-13 10:27:27 | 显示全部楼层
高手啊,学习下
发表于 2012-5-30 02:24:03 | 显示全部楼层
定位bug: 用 SignalTap 分析 比较容易 定位
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 23:32 , Processed in 0.025964 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表