在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: vongy

[求助] 请教CPU的验证方法

[复制链接]
发表于 2012-5-31 10:59:18 | 显示全部楼层
处理器这东西,基本还是基于仿真器,做前期仿真。
发表于 2012-6-13 19:46:51 | 显示全部楼层
你说的那是偏系统级的验证了,相当于软硬交互的协同验证,但是对于细微的Bug似乎用途不大
发表于 2012-8-3 02:06:56 | 显示全部楼层
本帖最后由 eyeloveu 于 2012-8-3 02:08 编辑

回复 8# tbb2009


    我的想法是:可以把出现bug的情况记录下来还原到仿真环境里跑一下,一下子就能看到所有细节了。感觉这样用硬件找到bug后再有针对性的仿真比较快。这点和用signalTap 或 chipscope抓出来的波型放到仿真环境里一样
发表于 2012-8-8 08:16:08 | 显示全部楼层
比如有一个FFT的IP核。???
发表于 2012-8-19 18:14:52 | 显示全部楼层
不错,把原来PC上的活搞到片上去做了。
发表于 2012-8-29 13:31:54 | 显示全部楼层
回复 1# vongy

    一些个人看法:

    不同层次有不同的验证方案,emulation 在大部分bug搞定之后是很有用处,但不是万能的。

    架构层次,可以使用 TLM 验证架构是否有问题,是否合理

    指令层次,增加 debug 电路,例如使用不同的 trace buffer 来记录指令执行顺序,中断记录,内存访问等等,增加 JTAG 电路能够读出 trace buffer (这是为 emulation 做准备)

     RTL 层次,使用 assertion ,在关键点加上 assertion,使问题定位非常精确。

     至于激励的产生,可以根据实际情况用真实的程序 (各种应用, OS)源码编译得到的二进制文件,也可以按前面同学说的自动生成并穷举等。
发表于 2012-9-9 19:49:46 | 显示全部楼层
mark一下,学习了。
发表于 2012-10-5 22:44:54 | 显示全部楼层
回复 2# free-arm

你这种办法就是硬件加速仿真么,已经商用了,Mentor公司就有卖的。
发表于 2012-11-29 17:32:39 | 显示全部楼层
回复 4# free-arm


    这么干确实挺好,公司有人这样干过。我也得学习学习了!
发表于 2012-12-8 11:48:44 | 显示全部楼层
想起 2000 年獨力設計 1T 8032 經歷 , 記得大部分時間多花在,
1. 對所要設計MCU 的了解,包括是否有隱藏指令,模式或已被應用的 bug 等........
2. 採用設計方式及架構分析(包含細部單元本體及控制訊號定義解析....).
3. 所有指令流程解析及控制信號流程解析.
後續 coding 及 FPGA 驗證反而時間花費不多.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 01:56 , Processed in 0.019926 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表