在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4865|回复: 5

[求助] 急!!!求助:关于FPGA的面积计算!!!

[复制链接]
发表于 2012-4-24 20:32:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我想请问各位大虾:
我用FPGA设计实现一个加法器,里面的逻辑单元的个数已经确定。如下所示:
total logic elements :57
total combinational funtions:57
dedicated logic registers:20
total registers:20
total pins:42
total virtual pins:0
total memory bits:0
embedded multiplier 9-bit elements:0
total PLLs:0
请问,每个这里的逻辑单元的面积是多少呢?我想确定最后用FPGA实现的总的面积?
非常感谢!!!
 楼主| 发表于 2012-4-25 09:34:36 | 显示全部楼层
自己顶一下!!!求助各位大虾!!!
发表于 2012-4-25 10:10:10 | 显示全部楼层
fpga的不是计算面积的,是看fpga的lut和memory等
发表于 2012-5-24 00:54:40 | 显示全部楼层
你的报告已经给出了结果啊
发表于 2012-5-27 01:00:06 | 显示全部楼层
为什么要看面积,FPGA的资源消耗不是以面积来评判的,比如xilinx的FPGA是看你用了多少slice、IO、BRAM以及全局时钟资源、DSP资源。看面积没有参考价值的。
发表于 2012-7-10 19:48:14 | 显示全部楼层
早起的FPGA有个等效逻辑门可以参考
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 01:18 , Processed in 0.022766 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表