设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › Digital VLSI Chip Design with Cadence and Synopsys C ...
12345下一页
返回列表 发新帖
楼主: qq8467798

[资料] Digital VLSI Chip Design with Cadence and Synopsys CAD Tools

[复制链接]
mangotango
发表于 2015-5-29 07:02:44 | 显示全部楼层
great post
回复 支持 反对

举报

vinhlh
发表于 2015-6-16 15:06:40 | 显示全部楼层
the good book
回复 支持 反对

举报

madd15
发表于 2015-11-30 13:33:58 | 显示全部楼层
thank you
this 2006 version, no 2009 version
回复 支持 反对

举报

lupo
发表于 2015-11-30 16:08:25 | 显示全部楼层
igital VLSI Chip Design with Cadence and Synopsys CAD Tools
回复 支持 反对

举报

Ryggeor
发表于 2015-12-1 03:11:01 | 显示全部楼层
thnx!
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

mangotango
发表于 2016-2-5 10:06:26 | 显示全部楼层
great book
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

nihaoyaust
发表于 2016-4-15 23:06:00 | 显示全部楼层
顶一下！顶一下！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

yesbird
发表于 2016-4-16 10:03:12 | 显示全部楼层
thanks for sharing
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

gongjiang
发表于 2016-7-17 22:40:37 | 显示全部楼层
xie xie~~~~~~~
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

516107706
发表于 2016-11-1 14:24:03 | 显示全部楼层
好东西，学习了
回复 支持 反对

举报

下一页 »
12345下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 06:51 , Processed in 0.020885 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表