电容的添加--希望大家讨论一下，尤其是从电路设计方面的角度考虑

lixiaojun707

一般在layout的后期，根据layout中空余位置的大小，会添加滤波电容。
其实这样的电容的添加是有技巧的。

在此就我的经验，做一些片面讨论，希望大家能够补充，讨论，尤其是从电路设计方面的角度考虑。


对于需要添加的电源网络，应根据电容性质的不同而添加。

例如：
有些电容单位面积电容大，但是ESR（Equivalent Series Resistance）大；在这里称为电容A
有些电容虽单位面积电容值小，但ESR电阻小，在这里称为电容B。


对电容A而言，滤波反应速度慢（ESR电阻大），但能提供更多的电流（电容值大）；电容B，滤波反应速度虽快，但提供的电流有限。所以基于上述分析考虑，电容B，应尽量优先靠近且包围需要滤波的电源，电容A相对可以距离远点。
原因：电容B速度快，当电源网络异常时，它能迅速起作用，但提供的电流有限；而电容A（反应慢）在电容B起作用后，再提供更多的电流给电源网络，以达到更好的滤波效果。



lixiaojun707

jianjing526

没考虑过在版图中作这样的区分,好奇是什么样的process？
普通CMOS工艺中的mos，pip电容的ESR差别很小，0.35um以下的工艺中有salicide, ESR都很小

lixiaojun707

存储芯片中的工艺，并不是大家在TSMC、UMC、SIMC等代工厂中见到的常见工艺。

lixiaojun707

回复 2# jianjing526


    你所提到的salicide是什么？什么作用？求解

jianjing526

回复 4# lixiaojun707

硅化，简单说就是pplus，nplus，poly等都变得很低阻了,
兄台做的啥项目，加bypass电容都这么考究，不知道效果如何啊

lixiaojun707

回复 5# jianjing526


   存储芯片
   还没type-out，效果还不清楚，应该会有所改善。

semico_ljj

有点这个意思，但是效果不是很明显。但是趋势是对的。

semico_ljj

一般而言，A不会Layout成单个100um*100um那么大吧，B也不会刻意小到1um*1um，所以实际区别不是很大。还是Metal走线和寄生cap，耦合等要考虑清楚，这才是影响High speed的关键。

lixiaojun707

回复 8# semico_ljj


    恰好，我所涉及的工艺里，A最小20umX40um，B最小为2umX2um，甚至可以再小。

    非常感谢你的回复。

    希望能得到更多的不同的意见和经验交流。

   lixiaojun707

fuyibin

   

一般在layout的后期，根据layout中空余位置的大小，会添加滤波电容。
其实这样的电容的添加是有技巧的。
...
lixiaojun707 发表于 2012-4-19 22:05

                               
登录/注册后可看大图

说句实话，估计你这样搞没什么太大好处，就算工艺特殊，不就是poly阻值，n＋ p＋不一样么，你全部都用4×5的cap也不见得会差，而且high Q的cap不是用mos做出来的
最后，你弄20×40这么大块的电容不知道是谁给你出的馊主意，将来你的density error一大片一大片的