DC综合时latch无法解决

silentboy1218 · 发表于 2012-4-16 21:52:45

您需要登录才可以下载或查看，没有账号？注册

x

由于在设计中使用了latch，但目标工艺库中没有latch cell，请问下这种情况在DC综合时应该怎么解决？

argintang · 发表于 2012-4-16 23:09:14

自己作LATCH的LIB,然后转成DB,在RTL中,将LATCH实例化,然后综合.LAYOUT实现时,也需要同样作库.

silentboy1218 · 发表于 2012-4-17 09:23:13

谢谢解答

zxcvz · 发表于 2012-4-24 21:47:25

经验啊，学习咯！！

gubo1 · 发表于 2012-4-24 22:16:02

非得用latch ？我还没遇到过非得用latch的情况呢。

tiger_lein · 发表于 2012-4-24 22:54:33

DC中latch cell的利用需要在rtl代码中例化，path通过利用latch cell解决时序瓶颈，arm设计中有很多地方利用latch 来提高频率；
问题延伸一下，在DC过程利用latch cell 是否sdc文件需要特殊设置和约束，有谁做过这个工作，请分享一下经验，非常谢谢

icfbicfb · 发表于 2012-4-25 16:21:57

cpu的timing比较紧张，latch是为了可也time borrow，提高timing的margin，

我见过icg 在dc综合的时候例化的，这样避免离散icg，

latch的sdc主要是设置set_max_time_borrow 的值吧，

522526tl · 发表于 2014-11-15 13:56:02

回复 2# argintang
做Latch那些时序信息啦功耗信息啦从哪里获得啊，求指导啊

522526tl · 发表于 2014-11-15 13:57:10

回复 7# icfbicfb

版主，问一下，在lib库中添加Latch的话那Latch时序信息啦功耗信息啦该怎么写啊，不知道值啊

xiuqi180 · 发表于 2016-6-3 13:41:57

进一步学习中

[求助] DC综合时latch无法解决