在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3197|回复: 6

[讨论] 为何要使用nanosim

[复制链接]
发表于 2012-4-11 11:38:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
SOC设计后面的阶段,导出sdf进行PT仿真不可以signoff吗?
和nanosim有何区别?
发表于 2012-4-11 15:52:38 | 显示全部楼层
Take nanosim as a fast spice ( but may not as accurate as spice ). Though we say "fast", it's still slow compared to gate level simulation. Use or not according to project need.
 楼主| 发表于 2012-4-11 16:20:10 | 显示全部楼层
回复 3# lmcon223

同感。
另外就是我感觉,PT + 后端sdf 是gate level级,而 nanosim 是 Post layout transistor-level 级,而且可以加vector,查看power和SI 方面的信息。但就是想知道nanosim是不是一定要跑,如果项目时间紧的话,是不是就跳过去了。
发表于 2012-4-11 22:40:32 | 显示全部楼层
回复 4# morrisgu


    For mixed-signal design, if the interface or interference behavior of analog/custom block can be signoff-ed alone, that dramatically reduces the need of full chip transistor level simulation of function.
    But for the dynamic power analysis of full chip, especially for real functional patterns, nanosim or similar tools count.
发表于 2013-5-21 17:42:59 | 显示全部楼层
回复 5# lmcon223


   nanosim ultrasim 各有什么优缺点?
发表于 2013-5-22 11:12:26 | 显示全部楼层
支持3楼 4楼!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 20:55 , Processed in 0.023512 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表