在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5782|回复: 5

[讨论] 讨论下NAND控制器的ECC纠错位数

[复制链接]
发表于 2012-4-5 15:39:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
SANDFORCE在最新的SSD控制器芯片中标称有55bits/512Byte的BCH纠错能力。但是按照BCH的算法描述,55bits的纠错会产生13*55=715bits的校验码,这些校验码按照现有Nand Flash中SP区的大小,是肯定放不下的。不知道sandforce用了什么方法?
发表于 2012-4-5 19:19:41 | 显示全部楼层
这跟NAND FLASH的工艺/型号有关系的.

55bit你不能指望现在NAND FLASH支持,是为了将来新工艺的NAND使用.

比如Micron 新款NAND,平均可以使用28bit ECC
Page size x8: 8640 bytes (8192 + 448 bytes)
发表于 2012-4-5 19:37:55 | 显示全部楼层
回复 1# elone


    它是“up to”
 楼主| 发表于 2012-4-6 08:51:09 | 显示全部楼层



NAND FLASH的工艺/型号只和其中SP区有关系,就以micron 8k page这个来说,448byte的SP区,最多只能实现15bits/512byte的BCH算法,这是存放校验码的SP区决定了。想达到更高的纠错能力,一个方法是做30bits/1024byte(或者60bits/2048bytes)的BCH算法。但是SF宣称的55bits/512就很让人费解。这么多的校验码放到哪去了,除非占用了一部分有效存储空间。
发表于 2012-4-6 23:37:11 | 显示全部楼层
为未来的NAND用的.因为不可能年年更新芯片来支持新NAND.

留点设计余量.
发表于 2018-11-28 11:29:13 | 显示全部楼层
学习中。。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-22 10:26 , Processed in 0.039060 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表