使用.lib与使用ILM做物理设计遇到的困惑

zengt000 · 发表于 2012-3-16 19:08:11

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我在顶层做P&R，对于一个子模块，在做到post_CTS以后，我用.lib将它读到我的顶层时，我报出与这个子模块有talk的某些reg的时钟路径latency是700ps左右，而使用ILM将子模块读进来后，同样是这些reg的时钟路径latency竟为1200ps，但是这两条路径完全是同一条路径，这是为什么？备注，这个reg在子模块的外面，extractRCmode pre_route,delayCalMode -engine signalstorm 都是这样设置的。

zengt000 · 发表于 2012-3-16 19:10:08

回复 1# zengt000

我的意思是它们都是同一批路径

陈涛 · 发表于 2012-3-16 21:44:00

lib或者ILM抽得不准或者使用不当

zengt000 · 发表于 2012-3-16 22:59:57

回复 3# 陈涛

谢谢版主回答，能继续问你一个问题吗？我想在pre_cts阶段将若干个线的delay设置为定值，且我希望这些线的值能保持到我做完cts。该怎么办？

陈涛 · 发表于 2012-3-17 20:10:08

set_annotated_delay
但是不保证encounter会一直保持住它，所以要坚持set_annotated_delay下

zengt000 · 发表于 2012-3-19 13:18:12

回复 5# 陈涛

非常谢谢版主回答，这样可不可以，read_sdf -file -persistent 。如果pre_cts的时候，我使用了这个命令，那么做完cts以后我想取消，该怎么办啊？

陈涛 · 发表于 2012-3-19 13:42:41

把timing manual里面那些设定再做一遍，再timeDesign时，就自动把sdf丢掉了

[求助] 使用.lib与使用ILM做物理设计遇到的困惑

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1