现在我有一个FIFO模块，如何将该模块下载到开发上进行验证？

乐烁橙

我有一个写好的FIFO模块，已经经过功能仿真，读写操作均能正确实现。现在我想将该模块下载到开发板上进行验证，因为可能功能仿真只是验证功能，担心是否下载到开发板上功能依然正确，有什么办法用来产生数据，实现该模块的验证？

vongy

这需要根据你FIFO要干什么用来确定，如果确定的FIFO的用途就直接放进你的设计上板就好了。
如果只是练习写了一个还不知道要干什么用的FIFO，简单一点的做法就是做一个计数器，把计数器的值先写进FIFO，再读出来用数码管显示。
复杂一点就挂一个UART，PC端发数据，过你的FIFO后再送到PC端，比对收发两个文件即可。

乐烁橙

回复 2# vongy


    是比较复杂的，需要放在实际工程中应用的，我用的是XILINX的Coregenerator生成的FIFO，现在已经将该FIFO与数据模块的接口做好，功能仿真正确，就是想下载到板子上验证一下是否能够正确收发。应该用UART吗？

lucien_1986

回复 3# 乐烁橙


    Xilinx CoreGenerator产生的FIFO,只要你生成的时候设置对了,那么仿真和上板都不会有问题的,特别是你功能仿真通过了,就更加不用担心了,唯一需要考虑的就是对时钟进行约束,保证时序满足,就可以放心用了。

vongy

楼上说得有道理，已经在设计里了就直接拿设计上板好了。

乐烁橙

回复 4# lucien_1986


    谢楼主！那如何进行时序约束，以保证时钟的正确性？指点一下，谢谢~

lucien_1986

回复 6# 乐烁橙

如果是异步时钟，需要对读时钟和写时钟的主频分别约束；如果是同步时钟，需要对输入时钟（读写共用）主频进行约束。时钟约束的范例可看Xilinx文档《TIming Constraints User Guide》。或如以下语法中约束40M时钟一样约束你的读写时钟：

NET "Clk40m"  TNM_NET = "Clk40mRrp";
TIMESPEC "TS_Clk40mRrp" = PERIOD "Clk40mRrp" 25 ns HIGH 50 %;