验证文档套餐:systemverilog + UVM (语言+思想+方法学)

jojohnny888 · 发表于 2017-9-22 22:56:15

回复 1# BABABA

看过Writing testbench using systemVerilog，其他也下来看看

cdting · 发表于 2017-9-27 05:19:37

非常感謝~~~~

中科张宇 · 发表于 2017-9-27 16:32:51

很不错，特别是SV for VERIFICATION,真清楚

中科张宇 · 发表于 2017-9-27 16:34:19

如果打包就好了，省点积分，哈哈

f_xl23 · 发表于 2017-10-11 04:14:35

回复 1# BABABA

非常不错的资料，很全很实用

violet701 · 发表于 2017-10-27 15:20:59

感謝樓主..

霡霂 · 发表于 2017-10-27 15:21:43

感謝樓主..

keitylchen · 发表于 2017-11-5 15:49:44

Thx for your kindly sharing

飞鸟一帆 · 发表于 2017-11-13 09:28:19

在学SV 看看

1072978274 · 发表于 2017-11-13 11:12:23

学习了，多谢

[资料] 验证文档套餐:systemverilog + UVM (语言+思想+方法学)