FPGA间LVDS传输。。。

psd0208 · 发表于 2012-3-14 15:07:05

您需要登录才可以下载或查看，没有账号？注册

x

有没有童鞋做过FPGA间的LVDS传输

我正在做，收到的数据是对的但是和发出的数据同步不了啊？

如何做这个同步呢？

我正在研究中，欢迎指导讨论啊。。。

rickbest · 发表于 2012-3-14 17:11:46

很简单，发送一个测试图案，接收方进行反馈给发送方，然后再发送正常图案

rickbest · 发表于 2012-3-14 18:43:59

很简单，发送一个测试图案，接收方进行反馈给发送方，然后再发送正常图案

frely · 发表于 2012-3-14 20:32:49

不明白你说的同步不了是什么意思。收发是不是都有随路时钟，还是收发公用一个时钟？

frinos · 发表于 2012-3-15 13:57:26

加入，没用过altera的lvds

sigurd · 发表于 2012-3-15 22:32:19

do you mean how to fix data skew between different channels?

a121446647 · 发表于 2012-3-15 22:38:39

随路时钟有木有？同源时钟有木有？是固定延迟么？

inhurry · 发表于 2012-3-18 01:06:25

既然收到的数据是对的，那肯定不是指时钟有问题了

dandelion2ting · 发表于 2012-5-12 01:23:11

请问lz使用的cyclone器件么？是直接调用altlvds_tx和altlvds_rx配置的么？我也遇到了一样的问题，貌似要做异步里的同步。。。

110500623 · 发表于 2012-5-12 10:57:58

用过xilinx lvds的飘过...

[求助] FPGA间LVDS传输。。。