cyclone II系列的FPGA内部的FIFO的读写怎么老不稳定阿？

guzhdong · 发表于 2008-7-2 22:41:46

FIFO 有问题的可能很小

bobocandy · 发表于 2008-7-4 23:00:32

请直接用ram
fifo用起来方便，但是不稳定，占资源

坐等红杏 · 发表于 2008-7-4 23:46:26

DSP和FPGA的时钟之间相差多大？
个人觉得最好一样

huazai1984 · 发表于 2008-7-21 21:00:15

刚入手，学习。

smilesly · 发表于 2008-9-22 21:22:23

内部的FIFO使用起来很简单，一个读一个写
注意时序问题，考虑各种异常。防止因为疏漏导致结果不受控

如果是FIFO的问题，可能就要关注时序了