cyclone II系列的FPGA内部的FIFO的读写怎么老不稳定阿？

gcl_3 · 发表于 2006-11-24 22:55:02

您需要登录才可以下载或查看，没有账号？注册

x

我最近用cyclone II的FPGA内部的异步FIFO和DSP芯片之间通信，数据写入FIFO之后给DSP发通知信号，然后DSP读数，但是读到的数老不稳定，就是全部的数都往前或往后挪，想来想去觉得FIFO的读请求和读时钟的沿没配对。
请各位大虾赐教

kkjerry · 发表于 2006-11-29 19:45:40

换个fpga试试,如果你的模块没有问题,可能是fpga出了问题

alenww · 发表于 2006-11-30 09:20:24

fpga到dsp的时延你考虑了么？有可能是那的毛病

gcl_3 · 发表于 2006-12-4 23:47:03

谢谢两位楼上的帮忙。我后来怀疑是Quartus里边的lpm_dcfifo这个模块有问题，就换了一个ram来代替fifo，这样之后dsp受到的数是稳定的。

pureweed · 发表于 2006-12-6 17:10:20

提示: 作者被禁止或删除内容自动屏蔽

heartspring · 发表于 2006-12-7 18:13:00

提示: 作者被禁止或删除内容自动屏蔽

dadaowaiguozhu · 发表于 2006-12-7 20:38:36

提示: 作者被禁止或删除内容自动屏蔽

z818w · 发表于 2007-3-23 12:54:27

提示: 作者被禁止或删除内容自动屏蔽

yunqi415 · 发表于 2008-6-29 21:06:53

你设计的FIFO占用FPGA多少空间？设计的FIFO宽度与深度是多少？

xkc123456 · 发表于 2008-7-1 22:09:25

你应该考虑下你的FIFO的设计情况
并不能说换个ram搞定就是fifo有问题吧？

pureweed pureweed 当前离线积分 1302 头像被屏蔽	发表于 2006-12-6 17:10:20 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
pureweed pureweed 当前离线积分 1302 头像被屏蔽	EETOP创芯人才网简历投递入口
	回复支持反对举报

heartspring heartspring 当前离线积分 180 头像被屏蔽	发表于 2006-12-7 18:13:00 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
heartspring heartspring 当前离线积分 180 头像被屏蔽	EETOP创芯人才网职位发布入口
	回复支持反对举报

dadaowaiguozhu dadaowaiguozhu 当前离线积分 27 头像被屏蔽	发表于 2006-12-7 20:38:36 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
dadaowaiguozhu dadaowaiguozhu 当前离线积分 27 头像被屏蔽	EETOP创芯人才网简历投递入口
	回复支持反对举报

z818w z818w 当前离线积分 202 头像被屏蔽	发表于 2007-3-23 12:54:27 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
z818w z818w 当前离线积分 202 头像被屏蔽	EETOP创芯人才网职位发布入口
	回复支持反对举报

站长推荐 /1