lvs的一个报错问题[已解决]

estyzq

回复 19# damonzhao


    整个结构是这样的：rfid=top+eeprom；top部分就是一个自己单独拿出来先走一遍流程的，电源为VCC和GND ，top.spi就是这个流程得到的一个spice网表，然后在第二次流程时候，加上的rfid=top+eeprom，所以在rfid的网表里面需要加上include"top.spi"。

版主说的这个inh是？？？
还有就是版主的电源是不是弄错了，eeprom的是VDD，top的才是VCC，是不是要修改下你的这个网表？

damonzhao

eeprom的是VDD，top的才是VCC
就按你说的办

我反正知道你两个不一样

如果你不在网表中指定，那么你即便GLOBAL，它自己是无法知道谁应该接到谁上的

estyzq

回复 22# damonzhao


    网表修改内容如下，注意红色为修改部分。
.SUBCKT HJ250EEPEE8K1PL_E Dout A[12] A[11] A[10] A[9] A[8] A[7] A[6] A[5] A[4]
+ A[3] A[2] A[1] A[0] Din CE_B OE_B WE_B WRITE ERASE WERASE ID_MODEB POR EECLK
+ EMOD[1] EMOD[0] CURENB SEL CELL_I[7] CELL_I[6] CELL_I[5] CELL_I[4] CELL_I[3]
+ CELL_I[2] CELL_I[1] CELL_I[0] inh_vdd
.ENDS

.SUBCKT rfid CLK CLR DATA_IN_ANA Trng_Data SEND_FINAL_OUT Trng_En VDD VCC
Xdigit top $PINS clk=CLK rst_b=CLR data_in_ana=DATA_IN_ANA
+ rand_data_out=Trng_Data send_final_out=SEND_FINAL_OUT rand_en=Trng_En dout=dout
+ a[12]=a[12] a[11]=a[11] a[10]=a[10] a[9]=a[9] a[8]=a[8] a[7]=a[7] a[6]=a[6]
+ a[5]=a[5] a[4]=a[4] a[3]=a[3] a[2]=a[2] a[1]=a[1] a[0]=a[0] din=din por=por
+ ce_b=ce_b oe_b=oe_b we_b=we_b id_modeb=id_modeb curenb=curenb emod[1]=emod[1]
+ emod[0]=emod[0] werase=werase erase=erase write=write eeclk=eeclk sel=sel
+ cell_i[7]=cell_i[7] cell_i[6]=cell_i[6] cell_i[5]=cell_i[5] cell_i[4]=cell_i[4]
+ cell_i[3]=cell_i[3] cell_i[2]=cell_i[2] cell_i[1]=cell_i[1] cell_i[0]=cell_i[0]
+ inh_vdd=VCC
Xeeprom HJ250EEPEE8K1PL_E $PINS Dout=dout A[12]=a[12] A[11]=a[11] A[10]=a[10]
+ A[9]=a[9] A[8]=a[8] A[7]=a[7] A[6]=a[6] A[5]=a[5] A[4]=a[4] A[3]=a[3] A[2]=a[2]
+ A[1]=a[1] A[0]=a[0] Din=din CE_B=ce_b OE_B=oe_b WE_B=we_b WRITE=write
+ ERASE=erase WERASE=werase ID_MODEB=id_modeb POR=por EECLK=eeclk EMOD[1]=emod[1]
+ EMOD[0]=emod[0] CURENB=curenb SEL=sel CELL_I[7]=cell_i[7] CELL_I[6]=cell_i[6]
+ CELL_I[5]=cell_i[5] CELL_I[4]=cell_i[4] CELL_I[3]=cell_i[3] CELL_I[2]=cell_i[2]
+ CELL_I[1]=cell_i[1] CELL_I[0]=cell_i[0] inh_vdd=VDD
.ENDS

.SUBCKT top clk rst_b data_in_ana send_final_out rand_en rand_data_out dout
+ a[12] a[11] a[10] a[9] a[8] a[7] a[6] a[5] a[4] a[3] a[2] a[1] a[0] din por
+ ce_b oe_b we_b id_modeb curenb emod[1] emod[0] werase erase write eeclk sel
+ cell_i[7] cell_i[6] cell_i[5] cell_i[4] cell_i[3] cell_i[2] cell_i[1]
+ cell_i[0] inh_vdd
...............
.ENDS
.GLOBAL GND


我不太赞成这样的网表修改方法，这就好像在网表中多增加了extra pins：inh_vdd，但是版图部分是不能识别到这个inh_vdd。

estyzq

回复 22# damonzhao


    修改后的网表进行lvs得到错误报告如下：
红色部分为与之前报告的区别，从区别处来看，lvs过程时，对source部分的eeprom，认为source部分多了一个extra pins inh_vdd。从最后的warning部分的source eeprom也可以看出来eeprom source 部分多了一个pins，之前是36个pins


**************************************************************************************************************
                  COMPONENT TYPES WITH NON-IDENTICAL SIGNAL PINS
**************************************************************************************************************
   OVERALL COMPARISON RESULTS

                  #   #         #####################  
                   # #          #                   #  
                    #           #     INCORRECT     #  
                   # #          #                   #  
                  #   #         #####################  

  Error:    Components with non-identical signal pins.
  Warning:  Components with non-identical power or ground pins.


      (Cells with the same ( or corresponding ) name that have different signal
       pin names are listed below.  Pins that do not appear in all corresponding
       cells in both source and layout are ignored by the comparison algorithm.)
Layout Component Type:  HJ250EEPEE8K1PL_E (38 pins)
No Extra Pins.
Layout Instances:
  Cell:                 rfid
  Instances:            X1(5.000,757.090)
Source Component Type:  HJ250EEPEE8K1PL_E (37 pins)
Source Extra Pins:      inh_vdd
Source Instances:
  Cell:                 rfid
  Instances:            Xeeprom
Result Component Type:  HJ250EEPEE8K1PL_E (36 pins)

**************************************************************************************************************
                               INFORMATION AND WARNINGS
**************************************************************************************************************

o Component types with non-identical power or ground pins:
      (Cells with the same ( or corresponding ) name that have different voltage
       pin names are listed below.  Pins that do not appear in all corresponding
       cells in both source and layout are ignored by the comparison algorithm.)
Layout Component Type:  HJ250EEPEE8K1PL_E (38 pins)
Extra Pins:  VDD GND
Source Component Type:  HJ250EEPEE8K1PL_E (37 pins)

damonzhao

estyzq 说：修改后的网表进行lvs得到错误报告如下：红色部分为与之前报告的区别，从区别处来看，lvs过程时，对source ...

为啥帖子里看不到？只在提醒里面看到了

estyzq

回复 26# damonzhao


      修改后的网表进行lvs得到错误报告如下：
红色部分为与之前报告的区别，从区别处来看，lvs过程时，对source部分的eeprom，认为source部分多了一个extra pins inh_vdd。从最后的warning部分的source eeprom也可以看出来eeprom source 部分多了一个pins，之前是36个pins


**************************************************************************************************************
                  COMPONENT TYPES WITH NON-IDENTICAL SIGNAL PINS
**************************************************************************************************************
   OVERALL COMPARISON RESULTS

                  #   #         #####################  
                   # #          #                   #  
                    #           #     INCORRECT     #  
                   # #          #                   #  
                  #   #         #####################  

  Error:    Components with non-identical signal pins.
  Warning:  Components with non-identical power or ground pins.


      (Cells with the same ( or corresponding ) name that have different signal
       pin names are listed below.  Pins that do not appear in all corresponding
       cells in both source and layout are ignored by the comparison algorithm.)
Layout Component Type:  HJ250EEPEE8K1PL_E (38 pins)
No Extra Pins.
Layout Instances:
  Cell:                 rfid
  Instances:            X1(5.000,757.090)
Source Component Type:  HJ250EEPEE8K1PL_E (37 pins)
Source Extra Pins:      inh_vdd
Source Instances:
  Cell:                 rfid
  Instances:            Xeeprom
Result Component Type:  HJ250EEPEE8K1PL_E (36 pins)

**************************************************************************************************************
                               INFORMATION AND WARNINGS
**************************************************************************************************************

o Component types with non-identical power or ground pins:
      (Cells with the same ( or corresponding ) name that have different voltage
       pin names are listed below.  Pins that do not appear in all corresponding
       cells in both source and layout are ignored by the comparison algorithm.)
Layout Component Type:  HJ250EEPEE8K1PL_E (38 pins)
Extra Pins:  VDD GND
Source Component Type:  HJ250EEPEE8K1PL_E (37 pins)

damonzhao

.GLOBAL GND VCC VDD也加上，用ｈｉｅｒ的模式跑，那个ｌｖｓ　ｒｅｐｏｒｔ上来

estyzq

回复 28# damonzhao


    加上.GLOBAL VDD GND VCC也不行
lvs.rep报告如下：


                  ##################################################
                  ##                                              ##
                  ##         C A L I B R E    S Y S T E M         ##
                  ##                                              ##
                  ##             L V S   R E P O R T              ##
                  ##                                              ##
                  ##################################################

REPORT FILE NAME:         lvs.rep
LAYOUT NAME:              svdb/rfid.sp ('rfid')
SOURCE NAME:              ./data/rfid.spi ('rfid')
RULE FILE:                LVS-L9-002-1P5M-CALIBRE-2.2-P12.txt
RULE FILE TITLE:          HJTC 0.25um 2.5V/3.3V 1P5M LOGIC Process
HCELL FILE:               (-automatch)
CREATION TIME:            Fri Mar  2 16:28:01 2012
CURRENT DIRECTORY:        /home/yzq/workspace/projects/rfiss_in_lvs
USER NAME:                yzq
CALIBRE VERSION:          v2009.1_35.24    Fri Apr 3 15:10:02 PDT 2009

                               OVERALL COMPARISON RESULTS

                  #   #         #####################  
                   # #          #                   #  
                    #           #     INCORRECT     #  
                   # #          #                   #  
                  #   #         #####################  

  Error:    Components with non-identical signal pins.
  Warning:  Components with non-identical power or ground pins.

**************************************************************************************************************
                                      CELL  SUMMARY
**************************************************************************************************************
  Result         Layout                        Source
  -----------    -----------                   --------------
  CORRECT        AN2                           AN2
  CORRECT        AN2B1S                        AN2B1S
  CORRECT        AN2S                          AN2S
  CORRECT        AN3B1                         AN3B1
  CORRECT        AN3S                          AN3S
  CORRECT        AN4B1S                        AN4B1S
.......
  CORRECT        TIE0                          TIE0
  CORRECT        TIE1                          TIE1
  CORRECT        XNR2                          XNR2
  CORRECT        XOR2                          XOR2
  CORRECT        XOR2S                         XOR2S
  CORRECT        top                           top
  CORRECT        rfid                          rfid

**************************************************************************************************************
                                      LVS PARAMETERS
**************************************************************************************************************

o LVS Setup:
   // LVS COMPONENT TYPE PROPERTY
   // LVS COMPONENT SUBTYPE PROPERTY
   // LVS PIN NAME PROPERTY
   LVS POWER NAME                         "?VDD?" "?VCC?"
   LVS GROUND NAME                        "?GND?" "?VSS?"
   LVS CELL SUPPLY                        NO
   LVS RECOGNIZE GATES                    NONE
   LVS IGNORE PORTS                       NO
   LVS CHECK PORT NAMES                   NO
   LVS IGNORE TRIVIAL NAMED PORTS         NO
   LVS BUILTIN DEVICE PIN SWAP            YES
   LVS ALL CAPACITOR PINS SWAPPABLE       NO
   LVS DISCARD PINS BY DEVICE             NO
   LVS SOFT SUBSTRATE PINS                NO
   LVS INJECT LOGIC                       YES
   LVS EXPAND UNBALANCED CELLS            YES
   LVS EXPAND SEED PROMOTIONS             NO
   LVS PRESERVE PARAMETERIZED CELLS       NO
   LVS GLOBALS ARE PORTS                  YES
   LVS REVERSE WL                         NO
   LVS SPICE PREFER PINS                  NO
   LVS SPICE SLASH IS SPACE               YES
   LVS SPICE ALLOW FLOATING PINS          YES
   // LVS SPICE ALLOW INLINE PARAMETERS     
   LVS SPICE ALLOW UNQUOTED STRINGS       NO
   LVS SPICE CONDITIONAL LDD              NO
   LVS SPICE CULL PRIMITIVE SUBCIRCUITS   NO
   LVS SPICE IMPLIED MOS AREA             NO
   // LVS SPICE MULTIPLIER NAME
   LVS SPICE OVERRIDE GLOBALS             NO
   LVS SPICE REDEFINE PARAM               NO
   LVS SPICE REPLICATE DEVICES            NO
   LVS SPICE SCALE X PARAMETERS           NO
   LVS SPICE STRICT WL                    NO
   // LVS SPICE OPTION
   LVS STRICT SUBTYPES                    NO
   LVS EXACT SUBTYPES                     NO
   LAYOUT CASE                            YES
   SOURCE CASE                            YES
   LVS COMPARE CASE                       NAMES TYPES SUBTYPES VALUES
   LVS DOWNCASE DEVICE                    NO
   LVS REPORT MAXIMUM                     1000
   LVS PROPERTY RESOLUTION MAXIMUM        32
   // LVS SIGNATURE MAXIMUM
   // LVS FILTER UNUSED OPTION
   LVS REPORT OPTION                      A B C D S X
   LVS REPORT UNITS                       YES
   // LVS NON USER NAME PORT
   // LVS NON USER NAME NET
   // LVS NON USER NAME INSTANCE
   // Reduction
   LVS REDUCE SERIES MOS                  NO
   LVS REDUCE PARALLEL MOS                YES
   LVS REDUCE SEMI SERIES MOS             NO
   LVS REDUCE SPLIT GATES                 YES
   LVS REDUCE PARALLEL BIPOLAR            YES
   LVS REDUCE SERIES CAPACITORS           YES
   LVS REDUCE PARALLEL CAPACITORS         YES
   LVS REDUCE SERIES RESISTORS            YES
   LVS REDUCE PARALLEL RESISTORS          YES
   LVS REDUCE PARALLEL DIODES             YES
   LVS REDUCTION PRIORITY                 PARALLEL
   // Trace Property
   TRACE PROPERTY  mn(N_25)  l l 3
   TRACE PROPERTY  mn(N_25)  w w 3
   TRACE PROPERTY  mp(P_25)  l l 3
   TRACE PROPERTY  mp(P_25)  w w 3
   TRACE PROPERTY  mn(N_33)  l l 3
   TRACE PROPERTY  mn(N_33)  w w 3
   TRACE PROPERTY  mp(P_33)  l l 3
   TRACE PROPERTY  mp(P_33)  w w 3
   TRACE PROPERTY  mn(NB)  l l 3
   TRACE PROPERTY  mn(NB)  w w 3
   TRACE PROPERTY  mp(PB)  l l 3
   TRACE PROPERTY  mp(PB)  w w 3
   TRACE PROPERTY  r(RSNWELL)  r r 3
   TRACE PROPERTY  r(RSND)  r r 3
   TRACE PROPERTY  r(RSPD)  r r 3
   TRACE PROPERTY  r(RSNPO)  r r 3
   TRACE PROPERTY  r(RNND)  r r 3
   TRACE PROPERTY  r(RNPD)  r r 3
   TRACE PROPERTY  r(RNNPO)  r r 3
   TRACE PROPERTY  r(RNPPO)  r r 3
   TRACE PROPERTY  d  a a 3
   TRACE PROPERTY  d  p p 3
   TRACE PROPERTY  q(PNP_V100X100)  a a 3
   TRACE PROPERTY  q(PNP_V200X200)  a a 3

**************************************************************************************************************
                  COMPONENT TYPES WITH NON-IDENTICAL SIGNAL PINS
**************************************************************************************************************
      (Cells with the same ( or corresponding ) name that have different signal
       pin names are listed below.  Pins that do not appear in all corresponding
       cells in both source and layout are ignored by the comparison algorithm.)
Layout Component Type:  HJ250EEPEE8K1PL_E (38 pins)
No Extra Pins.
Layout Instances:
  Cell:                 rfid
  Instances:            X1(5.000,757.090)
Source Component Type:  HJ250EEPEE8K1PL_E (37 pins)
Source Extra Pins:      inh_vdd
Source Instances:
  Cell:                 rfid
  Instances:            Xeeprom
Result Component Type:  HJ250EEPEE8K1PL_E (36 pins)

**************************************************************************************************************
                               INFORMATION AND WARNINGS
**************************************************************************************************************

o Component types with non-identical power or ground pins:
      (Cells with the same ( or corresponding ) name that have different voltage
       pin names are listed below.  Pins that do not appear in all corresponding
       cells in both source and layout are ignored by the comparison algorithm.)
Layout Component Type:  HJ250EEPEE8K1PL_E (38 pins)
Extra Pins:  VDD GND
Source Component Type:  HJ250EEPEE8K1PL_E (37 pins)

damonzhao

奇了怪了，提醒里面有，怎么到这帖子里面就看不到了呢？？？？

damonzhao

刷出来了,真奇怪