求助，lvs报告的错误的原因[已解决]

estyzq

请问各位高手，
我今天刚一个设计跑完，设计中有eeprom是用foundry的ip还有其他自己的代码。
在做dc的时候，定义了一个module EEPROM，但是对这个module只声明input和output信息，没有其他任何的代码，
dc综合=>edi P&r都做完了
p&r后的网表可以看出来有eeprom在edi出来的网表中。
去做lvs的时候，用v2lvs将网表转成spi的网表，-s把std cell的spi，io的spi都加进去了，eeprom部分foundry没有给spi，所以没有加进去。
电源什么的都连接对了，lvs的rule文件已经在layout和source部分将eeprom设成box了。
最后lvs结果来看，报告头是如下叙述的：
OVERALL COMPARISON RESULTS

                  #   #         #####################  
                   # #          #                   #  
                    #           #     INCORRECT     #  
                   # #          #                   #  
                  #   #         #####################  

  Error:    Different numbers of nets.
  Error:    Different numbers of instances.
  Error:    Cells with non-floating extra pins.
  Warning:  Extra ports in layout.
  Warning:  Ambiguity points were found and resolved arbitrarily.

**************************************************************************************************************
                                      CELL  SUMMARY
**************************************************************************************************************
  Result         Layout                        Source
  -----------    -----------                   --------------
  CORRECT        AN2                           AN2
  CORRECT        AN2S                          AN2S
  CORRECT        AN4B1S                        AN4B1S
  CORRECT        AO112S                        AO112S
  CORRECT        AO12                          AO12
  CORRECT        AO13                          AO13
  CORRECT        AOI12S                        AOI12S
  CORRECT        AOI13                         AOI13
.
.
.

  CORRECT        GNDKD                         GNDKD
  CORRECT        VCC3IOD                       VCC3IOD
  CORRECT        VCCKD                         VCCKD
  CORRECT        XMD                           XMD
  CORRECT        YA2GSD                        YA2GSD
  INCORRECT      rfid                          rfid
rfid是顶层的module的名字，其他都是用的std cell了
请问lvs错误的原因是什么？？

snps_007

这个问题原因很多， 请先处理第三个ERROR.
eeprom的spi如果没有完整的netlist的话，需要自己定义一个顶层,
.subckt
.ends

estyzq

回复 2# snps_007


    你好，
非常感谢你的帮助。

虽然foundry的 eeprom没有给rtl代码，但是我在rtl代码综合的时候已经建立了一个顶层，当时考虑的是在后端PR的时候能够调用eeprom的lef，module内容如下
module eeprom ();
input addr ;
input oe_b ;
output dout ;
endmodule
在这个module里面没有具体的其他逻辑，仅仅声明了端口信息。
你说的定义一个顶层，应该就是这个意思；
在我总的顶层文件的spi网表(rfid)，已经有这个eeprom的信息了，如下：
.SUBCKT eeprom Dout A[12] A[11] A[10] A[9] A[8] A[7] A[6] A[5] A[4]
+ A[3] A[2] A[1] A[0] Din CE_B OE_B WE_B WRITE ERASE WERASE ID_MODEB POR EECLK
+ EMOD[1] EMOD[0] CURENB SEL CELL_I[7] CELL_I[6] CELL_I[5] CELL_I[4] CELL_I[3]
+ CELL_I[2] CELL_I[1] CELL_I[0]
.ENDS
....
我查了所有的incorrect报告，都是围绕着eeprom的接口信号报的错误，请问接下来应该要如何处理？