请大家帮忙总结下关于时序和congestion 的优化方法

zz5 · 发表于 2014-7-6 23:16:53

回复 10# icfbicfb
版主大神

522526tl · 发表于 2014-11-20 12:52:44

回复 10# icfbicfb
版主大人，第3步中的设置局部blockage，partial density control
和第5步中的memory区域等打上softblockage

具体怎么操作呢，或者相关命令说一下吧多谢啦

zhichuren · 发表于 2014-11-20 21:35:13

回复 12# 522526tl

enc的话，直接在floorplan视图里点createplacementblockage的按钮画就行，需要什么类型的（soft、partial、hard）改改blockage属性就行了，当然用命令也可以，不过还要计算坐标，麻烦。

522526tl · 发表于 2014-11-20 21:44:05

回复 13# zhichuren
哦找到了多谢啦

SpunkyGG · 发表于 2014-11-21 16:17:07

回复 1# alicez719

1）阻塞在RAM（macro）之间：可能RAM之间的距离没有计算正确，可以加大RAM之间的间距；扭转RAM的方向，使得RAM的IOpin朝向更容易走线的那边；如果是多个RAM共用地址或者数据线，尽量把RAM的地址数据pin对齐

2）阻塞出现在RAM和帮助单元交界的地方：在RAM周围加一条halo（keepout）；把RAM放在四周，尽量把中间留下的空间变成方形；在有阻塞的地方加一些由小的placementblockage组成的矩阵

3）阻塞出现在标准单元的某一块：也可以加一些由小的placement blockage组成的矩阵；module/instancepadding；利用placement guide减少那块地方的标准单元个数；scan chainreordering也会改善一些阻塞；定义density上限；使用congestiondriven的placement，并且要求place之后做congestion优化；在综合是禁止使用那些pin太多太密集的标准单元(多半是那些复杂的组合逻辑单元)；请前端使用RAM代替触发器矩阵；请前端修改算法

4）应该尽量减少power
route占有的资源，谨慎选择powermesh使用的金属层，VIA的大小等。在detail route完成之后，你如果已经试了各种解决signalcongestion的方法，还有少量DRC无法解决时，可以考虑切掉部分power mesh

jiangyc · 发表于 2016-7-21 22:08:40

markyixia,tongjinbu

Horizon00 · 发表于 2016-10-11 16:34:47

多谢各位大牛的总结

prada520 · 发表于 2018-3-19 11:50:16

感謝分享大推謝謝 thx

mark231 · 发表于 2018-5-13 22:23:50

good answer

wisywyx · 发表于 2021-8-23 10:28:43

学习了！！！

[求助] 请大家帮忙总结下关于时序和congestion 的优化方法

站长推荐 /2