为什么有的poly电阻layout上面用M1覆盖着啊？

Micky_Zhang · 发表于 2012-2-24 09:03:36

Poly电阻上是否加屏蔽层M1金属，如何判断？见CSMC中rule建议poly电阻上加M1保护，但SMIC、TSMC中rule没有说明，求tsmc、smic中电阻是否加屏蔽层M1？

korli319 · 发表于 2012-2-25 23:53:58

因为器件在刻蚀的时候是处在一个强电场的环境中，这个环境中存在很多静电，之所以加个M1盖在电阻上是将静电吸收，然后再导入地！
还有一个原因是从氢化的角度来讲的！

allen_tang · 发表于 2012-2-26 16:30:08

metal1和电阻周围的G-ring同电位，电阻好像被一圈同电位的包围起来，起到静电屏蔽的作用；坛子里还有人说过fab建议盖满metal1可以防止氢化对电阻上离子浓度的影响。

ptadx · 发表于 2012-2-26 21:42:57

回复 13# allen_tang

那请问在电阻上直接加满了metal 1 不会导致在刻蚀metal 1时氢化更加严重啊，求解！（不是说电阻上不要走线就是为了防止氢化的影响啊）

allen_tang · 发表于 2012-2-27 15:18:42

回复 14# ptadx

这个我也很疑惑，没讲清楚，而且常用的UMC/TSMC design rule里也没有这条attention。

prayer163 · 发表于 2012-2-27 18:04:41

如果电阻排列后面积占得很大，电阻上盖metal1也可以解决电阻区域metal1的density问题呀

hao_0071 · 发表于 2012-3-2 08:57:23

隔离噪声吧

九品芝麻狐 · 发表于 2017-4-13 18:58:04

如果在poly上面加金属作为屏蔽，那么除了m1之外，其他金属行不行呢，有什么影响吗

我是白小白 · 发表于 2023-4-27 10:50:14

九品芝麻狐发表于 2017-4-13 18:58
如果在poly上面加金属作为屏蔽，那么除了m1之外，其他金属行不行呢，有什么影响吗 ...

我也对这个有疑惑

jsonli0201 · 发表于 2023-4-27 11:09:37

我是白小白发表于 2023-4-27 10:50
我也对这个有疑惑

个人观点哈，我也不知道是否正确，希望大佬指正：

1、使用M1屏蔽，是因为在M1上或许可以走其他线，减小走线压力。
2、使用其他层次屏蔽，通过计算出金属对poly最小寄生电容的层次，能减小金属到poly之间的寄生电容。
希望大佬们指正，谢谢大家。

账号		自动登录	找回密码
密码			注册

[求助] 为什么有的poly电阻layout上面用M1覆盖着啊？