在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2578|回复: 3

[求助] verilog写的一个buffer报错

[复制链接]
发表于 2012-1-16 05:20:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 brucelu104 于 2012-1-16 05:26 编辑

`timescale 100ps/100psmodule buffer_blocking (out, in);

        input in;  
        output out;

        parameter DELAY1 = 103;
        parameter DELAY2 = 103;  

    always @(in)     
   #DELAY1 out = #DELAY2 in;  //这个地方报错,(vlog-2110) Illegal reference to net "out".

endmodule

请有经验的人稍微看看,我把delay直接换成数字,或者把out换成别的,都没有用。我用的是modelsim 10.1 student version,谢谢
发表于 2012-1-16 09:12:41 | 显示全部楼层
输出端口out没有定义成register类型
并且你这种模块间延时+模块内延时写法,少见
发表于 2012-1-16 14:36:43 | 显示全部楼层
楼上正解. always内的赋值左侧必须是reg型的
发表于 2012-1-19 11:16:16 | 显示全部楼层
模块间延时+模块内延时写法,少见
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 17:27 , Processed in 0.025394 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表